Widerstandsbasierender Zufallszugriffsspeicher (RRAM): Materialien, Schaltverhalten, Leistung, MLC-Speicher, Modellierung und reale Anwendungen

Zusammenfassung

In diesem Manuskript wird der jüngste Fortschritt im Bereich des widerstandsbasierten Zufallszugriffsspeichers (RRAM) umfassend betrachtet, der aufgrund seiner hohen Geschwindigkeit, niedrigen Kosten, erhöhten Speicherdichte, potenziellen Anwendungen in verschiedenen Bereichen und hervorragenden Skalierbarkeit als eine der vielversprechendsten neuen Speichertechnologien gilt. Zunächst wird ein kurzer Überblick über das Feld der neuen Speichertechnologien gegeben. Die Materialeigenschaften, der Widerstandsschaltmechanismus und die elektrischen Charakteristika von RRAM werden diskutiert. Ebenso werden verschiedene Aspekte wie Ausdauer, Datenhaltung, Uniformität sowie der Einfluss der Betriebstemperatur und des Random Telegraph Noise (RTN) ausführlich behandelt. Eine Diskussion über die Mehrpegelzellen-Speicherfähigkeit (MLC) von RRAM, die für erhöhte Speicherdichte und niedrige Kosten attraktiv ist, wird vorgestellt. Verschiedene Betriebsschemata für zuverlässigen MLC-Betrieb samt ihren physikalischen Mechanismen werden bereitgestellt. Zudem wird eine detaillierte Beschreibung der Schaltmethoden und Strom-Spannungs-Beziehungen für verschiedene gängige RRAM-Modelle abgedeckt. Die potenziellen Anwendungen von RRAM in Bereichen wie Sicherheit, neuromorphes Rechnen und nicht-flüchtige Logiksysteme werden kurz angesprochen. Der Übersichtsartikel schließt mit einer Diskussion der Herausforderungen und Zukunftsaussichten von RRAM.

Einleitung

Zufallszugriffsspeicher (RAM) kann entweder flüchtig oder nicht-flüchtig sein. Ein flüchtiger Speicher verliert seine zuvor gespeicherten Daten beim Entfernen der Stromversorgung, wie bei dynamischem RAM (DRAM) und statischem RAM (SRAM). Bei nicht-flüchtigem Speicher bleiben die zuvor gespeicherten Inhalte auch nach Wegfall der Versorgungsspannung erhalten. Flash-Speicher ist ein typisches Beispiel für nicht-flüchtigen Speicher. Speichertechnologien kombinieren Vor- und Nachteile, um höhere Leistung zu erzielen: DRAMs in Computersystemen haben hohe Kapazität und Dichte, sind aber flüchtig, d. h. sie müssen alle paar Millisekunden aufgefrischt werden. Durch diese Auffrischung steigt der Energieverbrauch des Geräts, was unerwünscht ist. SRAM ist zwar schnell, aber ebenfalls flüchtig wie DRAM; zudem sind SRAM-Zellen größer, was ihre großflächige Implementierung behindert. Flash-Speicher, der im Wesentlichen aus einem Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit einem Floating Gate in jeder Speicherzelle besteht, wird derzeit aufgrund seiner niedrigen Kosten und hohen Dichte umfangreich eingesetzt, insbesondere für eingebettete Anwendungen. Je nach Organisation der Speicherzellen wird Flash-Speicher in NOR-Flash und NAND-Flash klassifiziert. Bei NOR-Flash werden Zellen einzeln gelesen und programmiert, da sie parallel zu den Bitlines geschaltet sind – analog zur parallelen Transistorschaltung in einer CMOS-NOR-Gate-Architektur. Bei NAND-Flash ähnelt die Architektur einem CMOS-NAND-Gate, da die Zellen in Reihe zu den Bitlines geschaltet sind. Die Reihenschaltung benötigt weniger Platz als die Parallelschaltung, was die Kosten von NAND-Flash reduziert. Beide Flash-Typen leiden jedoch unter Nachteilen wie geringer Operationsgeschwindigkeit (Schreib-/Löschzeit: 1 ms/0,1 ms), begrenzter Ausdauer (10⁶ Schreib-/Löschzyklen) und hoher Schreibspannung (> 10 V).

Die genannten Speichertechnologien – DRAM, SRAM und Flash – sind ladungsspeicherbasierte Memories. DRAM speichert Information als Ladung am Kondensator, SRAM basiert auf Ladungsspeicherung an den Knoten gekreuzter Inverter, Flash nutzt das Floating Gate des Transistors. Alle diese bestehenden ladungsspeicherbasierten Technologien stehen vor Herausforderungen beim Skalieren auf 10 nm oder darunter, bedingt durch den Verlust gespeicherter Ladung im Nanobereich, was Leistung, Zuverlässigkeit und Rauschmarge verschlechtert. Zudem stellen der große dynamische Refresh-Strombedarf von DRAM und der Leckstrom von SRAM und DRAM ernsthafte Herausforderungen für das Design zukünftiger Speicherhierarchien dar.

Daher werden derzeit neue Speicherklassen – sogenannte Emerging Memory Technologies – entwickelt und aktiv erforscht, primär in der Industrie, um die bestehende Speicherhierarchie zu revolutionieren. Diese zielen darauf ab, die Schaltgeschwindigkeit von SRAM, die Speicherdichte von DRAM und die Nicht-Flüchtigkeit von Flash zu vereinen und sind damit attraktive Alternativen für zukünftige Speicherhierarchien.

Ein ideales Speicherelement sollte folgende Eigenschaften aufweisen: niedrige Betriebsspannung (< 1 V), lange Zyklenfestigkeit (> 10¹⁷ Zyklen), lange Datenhaltbarkeit (> 10 Jahre), niedriger Energieverbrauch (fJ/Bit) und hervorragende Skalierbarkeit (< 10 nm). Bisher erfüllt kein einzelner Speicher diese idealen Eigenschaften. Verschiedene neue Speichertechnologien werden aktiv erforscht, um zumindest einen Teil dieser Ideale zu erreichen. Diese Technologien, die auf Widerstandsänderung statt Ladungsspeicherung basieren, sind: (i) Phasenwechselspeicher (PCM), (ii) Spin-Transfer-Torque-Magnetowiderstands-Speicher (STT-MRAM) und (iii) widerstandsbasierter Zufallszugriffsspeicher (RRAM). Beim PCM besteht das Schaltmedium aus einem Chalkogenid-Material (üblicherweise Ge₂Sb₂Te₅, GST). PCM nutzt den Widerstandsunterschied zwischen kristalliner und amorpher Phase für effiziente Datenspeicherung. Die kristalline Phase entspricht dem niedrigen Widerstandszustand (LRS) oder ON-Zustand, die amorphe Phase dem hohen Widerstandszustand (HRS) oder OFF-Zustand. Der SET-Vorgang entspricht LRS (Logik '1'), der RESET-Vorgang HRS (Logik '0'). Für SET wird PCM über seine Kristallisationstemperatur durch einen Spannungspuls erhitzt; für RESET wird ein größerer Strom durch die Zelle geleitet und abrupt abgeschaltet, um das Material zu schmelzen und abschrecken zu lassen, um den amorphen Zustand zu erreichen.

Beim STT-MRAM beruht die Speicherfähigkeit auf dem magnetischen Tunnelübergang (MTJ), der aus zwei ferromagnetischen Schichten und einer Tunneldielektrik dazwischen besteht. Die Magnetisierungsrichtung der Referenzschicht ist fix, während ein externes elektromagnetisches Feld die Richtung der freien ferromagnetischen Schicht ändern kann. Haben Referenz- und freie Schicht die gleiche Magnetisierungsrichtung, befindet sich der MTJ im LRS. Für HRS ist die Magnetisierung antiparallel. RRAM besteht aus einer isolierenden Schicht (I), die zwischen zwei Metallelektroden (M) eingeschlossen ist. RRAM basiert auf der Bildung und Ruptur leitender Filamente im Isolator zwischen den Elektroden, die LRS und HRS entsprechen.

Ein detaillierter Vergleich bestehender und neuer Speichertechnologien ist in Tabelle 1 dargestellt. Wie ersichtlich, haben STT-MRAM und PCM den Vorteil geringerer Fläche im Vergleich zu SRAM. STT-MRAM bietet schnelle Schreib-/Lesegeschwindigkeit, lange Ausdauer und niedrige Programmierspannung; PCM hat den Nachteil hoher Schreiblatenz. RRAM weist niedrigere Programmierspannung und schnellere Schreib-/Lesegeschwindigkeit als Flash auf und wird als potenzieller Flash-Ersatz gesehen. Unter allen neuen Speichertechnologien hat RRAM signifikante Vorteile: einfache Fertigung, einfache Metall-Isolator-Metall-Struktur (MIM), hervorragende Skalierbarkeit, Nanosekundengeschwindigkeit, lange Datenhaltung und Kompatibilität mit aktueller CMOS-Technologie – eine wettbewerbsfähige Lösung für zukünftige digitale Speicher. Die wichtigsten Vorteile von RRAM sind in Abb. 1 dargestellt.

In dieser Arbeit werden der jüngste Fortschritt und ein detaillierter Überblick über RRAM-Technologie präsentiert. Ein Überblick über Schaltmaterialien samt Klassifizierung der Schaltmodi und Details zum Schaltmechanismus wird im Abschnitt „Resistive Random Access Memory (RRAM)“ besprochen. Der Abschnitt „Performance Metrics of Resistive Random Access Memory (RRAM)“ beleuchtet verschiedene Leistungsmerkmale. Die Mehrpegelzellen-Eigenschaften (MLC) von RRAM sowie verschiedene MLC-Betriebsschemata und ihre physikalischen Mechanismen werden im Abschnitt „Multilevel Resistive Random Access Memory (RRAM)“ analysiert. Eine detaillierte Diskussion zur RRAM-Modellierung findet sich im Abschnitt „Modeling of RRAM Devices“. Im Abschnitt „Applications of RRAM“ werden verschiedene Anwendungen diskutiert. Schließlich werden Herausforderungen und Zukunftsaussichten im Abschnitt „Challenges and Future Outlook“ präsentiert. Die kategorienweise Verteilung der für diese Übersicht konsultierten Arbeiten ist in Abb. 2 gezeigt.

Resistive Random Access Memory (RRAM)

Widerstandsschaltmaterialien

Es wurde beobachtet, dass in einigen Isolatoren unter angewendetem elektrischem Feld ein Widerstandswechsel auftritt. Diese Eigenschaft wurde kürzlich für die Entwicklung zukünftiger nicht-flüchtiger Speicher untersucht. Der Widerstandsschalteffekt wurde in einer Vielzahl von Oxiden beobachtet, aber binäre Metalloxide wurden aufgrund ihrer Kompatibilität mit der CMOS-BEOL-Verarbeitung bevorzugt als Schaltmaterialien für zukünftige nicht-flüchtige Speicheranwendungen intensiv untersucht. Verschiedene metalloxidbasierte Materialien mit nicht-flüchtigem Widerstandsschaltverhalten wie Hafniumoxid (HfO_x), Titanoxid (TiO_x), Tantaloxid (TaO_x), Nickeloxid (NiO), Zinkoxid (ZnO), Zinktitanat (Zn₂TiO₄), Manganoxid (MnO_x), Magnesiumoxid (MgO), Aluminiumoxid (AlO_x) und Zirconiumdioxid (ZrO₂) haben die meiste Aufmerksamkeit erregt und wurden in den letzten Jahren intensiv untersucht. Diese Metalloxide werden üblicherweise durch Pulslaserabscheidung (PLD), Atomlagenabscheidung (ALD) und reaktives Sputtern abgeschieden. ALD ist jedoch aufgrund der präzisen Kontrolle von Schichtdicke und Uniformität die bevorzugte Methode.

In konventionellen elektronischen Bauelementen ist die Wahl des Elektrodenmaterials wichtig, da sie als Transportwege für Ladungsträger fungieren. Für RRAM beeinflusst die Elektrodenwahl das Schaltverhalten maßgeblich. Beispielsweise wurde in einer Cu/P3HT:PCBM/ITO-Struktur stabiles Widerstandsschaltverhalten beobachtet, das nach Ersetzen der Cu-Elektrode durch Pt verschwand. Eine Vielzahl von Materialien wurde als Elektroden für RRAM genutzt. Diese lassen sich in fünf Kategorien einteilen: elementare Elektroden, siliziumbasierte Elektroden, Legierungselektroden, Oxid-Elektroden und nitridbasierte Elektroden. Am häufigsten werden elementare Elektroden verwendet, darunter Al, Ti, Cu, Graphen, Kohlenstoffnanoröhren, Ag, W, Pt. Siliziumbasierte Elektroden umfassen p- und n-typisches Si. Legierungselektroden stabilisieren das Schaltverhalten und beinhalten Cu-Ti, Cu-Te, Pt-Al. Die gängigsten nitridbasierten Elektroden sind TiN und TaN. Oxidbasierte Elektroden sind relativ zahlreich, darunter Al-dotiertes ZnO, Ga-dotiertes ZnO und ITO.

Tabelle 2 listet Metalloxidmaterialien auf, die kürzlich in der RRAM-Fertigung verwendet wurden, sowie verschiedene Kombinationen von Materialien für obere und untere Elektrode. Ein detaillierter Parametervergleich ist ebenfalls enthalten. Aus der Vielfalt der Materialien lässt sich vorhersagen, dass nicht-flüchtiges Widerstandsschalten in verschiedenen Oxidtypen weit verbreitet beobachtet wird. Die Materialwahl für die RRAM-Fertigung bietet einen Vorteil, da Metall-Oxid-Metall-Strukturen (MOM) durch Verwendung von Oxiden, die bereits in der Halbleitertechnologie eingesetzt werden, leicht herstellbar sind. Das untere Elektrodenmaterial in RRAM ist meist Platin, das schwer zu ätzen ist. Für Einzelbaustrukturen kann RRAM die gleiche untere Elektrode nutzen, für Crossbar-Architekturen werden separate untere Elektroden für jedes Bauelement verwendet, die durch physikalische Gasphasenabscheidung und Lift-off nacheinander hergestellt werden. Obere Elektrode und Widerstandsschicht werden entweder durch ALD oder PVD abgeschieden.

Widerstandsschaltmodi

Ein RRAM besteht aus einer widerstandsschaltenden Speicherzelle mit einer Metall-Isolator-Metall-Struktur (MIM). Diese umfasst eine isolierende Schicht (I) zwischen zwei Metallelektroden (M). Schematische Darstellung und Querschnittsansicht einer RRAM-Zelle sind in Abb. 3a und b gezeigt.

Die Applikation eines externen Spannungspulses über die RRAM-Zelle ermöglicht den Übergang vom hohen Widerstandszustand (HRS), oder OFF-Zustand (Logik '0'), zum niedrigen Widerstandszustand (LRS), oder ON-Zustand (Logik '1'), und umgekehrt. Das Widerstandsschaltphänomen (RS) gilt als Grund für diesen Widerstandswechsel. Eine frisch hergestellte RRAM-Zelle befindet sich initial im HRS. Um von HRS nach LRS zu schalten, ermöglicht ein Hochspannungspuls die Bildung leitender Pfade in der Schaltsschicht, und die Zelle wechselt in LRS. Dieser durch weichen Durchbruch der MIM-Struktur ausgelöste Prozess wird als „Elektroforming“ bezeichnet, die dafür nötige Spannung als Formierspannung (V_f). Die Formierspannung hängt von der Zellfläche und der Oxidschichtdicke ab. Um die Zelle von LRS zurück in HRS zu schalten, wird ein Spannungspuls – die RESET-Spannung (V_reset) – angelegt, was als „RESET“-Prozess bezeichnet wird. Der HRS-Zustand kann durch Anlegen eines Spannungspulses in LRS überführt werden; die Übergangsspannung heißt SET-Spannung (V_set), der Vorgang „SET“-Prozess. Zum effizienten Auslesen wird eine kleine Lesespannung angelegt, die den aktuellen Zellzustand nicht stört, um zu bestimmen, ob die Zelle in Logik 0 (HRS) oder Logik 1 (LRS) ist. Da sowohl LRS als auch HRS ihre Werte nach Entfernen der Spannung beibehalten, ist RRAM nicht-flüchtig. Abhängig von der Polarität der angewendeten Spannung lassen sich zwei Schaltmodi unterscheiden: (i) unipolares Schalten und (ii) bipolares Schalten. Beim unipolaren Schalten hängt der Wechsel zwischen Widerstandszuständen nicht von der Spannungspolarität ab – Schalten kann bei gleicher Polarität, aber unterschiedlicher Betragsspannung erfolgen (Abb. 4a). Beim bipolaren Schalten hängt der Wechsel von der Polarität ab – der Übergang von HRS zu LRS erfolgt bei einer Polarität (positiv oder negativ), die entgegengesetzte Polarität schaltet zurück in HRS (Abb. 4b). Beim unipolaren Schalten wird Joule-Heizung als physikalischer Mechanismus für die Filamentruptur während RESET interpretiert. Beim bipolaren Schalten ist die Migration geladener Spezies die Hauptantriebskraft für die Filamentauflösung, wobei Joule-Heizung die Migration noch beschleunigt. Um einen permanenten Durchbruch der dielektrischen Schaltsschicht während Forming/SET zu vermeiden, wird ein Compliance-Strom (I_cc) für das RRAM-Bauelement erzwungen, üblicherweise durch ein Zellen-Auswahlelement (Transistor, Diode, Widerstand) oder einen Halbleiter-Parameteranalysator beim Off-Chip-Test.

Widerstandsschaltmechanismus

Das Schalten der RRAM-Zelle basiert auf dem Wachstum eines leitenden Filaments (CF) im Dielektrikum. Der CF ist ein Kanal mit sehr geringem Durchmesser im Nanometerbereich, der die obere und untere Elektrode der Speicherzelle verbindet. Ein niedrigohmiger Zustand (LRS) mit hoher Leitfähigkeit ergibt sich, wenn das Filament verbunden ist; der hohe Widerstandszustand (HRS) resultiert, wenn das Filament mit einem Spalt zwischen den Elektroden unterbrochen ist. Basierend auf der Zusammensetzung des leitenden Filaments lässt sich RRAM in zwei Typen klassifizieren: (i) metallionenbasiertes RRAM, auch als leitende-Brücke-RRAM (CBRAM) bezeichnet, und (ii) sauerstoffvacanzbasiertes RRAM, bezeichnet als „OxRRAM“. CBRAM wird manchmal auch als elektrochemische Metallisierungsspeicher (ECM) bezeichnet, OxRRAM auch als Valenzwechsel-Speicher (VCM).

Beim metallionenbasierten RRAM (CBRAM) basiert der physikalische Mechanismus des Widerstandsschaltens auf der Migration von Metallionen und anschließenden Redox-Reaktionen. Die CBRAM-Struktur besteht aus einer oxidierbaren oberen Elektrode (Anode) wie Ag, Cu, Ni, einer relativ inerten unteren Elektrode (Kathode) wie W, Pt, und einer dazwischenliegenden Metalloxidschicht. Die Filamentbildung erfolgt durch Auflösung der aktiven Metallelektrode (häufig Ag oder Cu), Transport der Kationen (Cu⁺ oder Ag⁺) und deren anschließende Abscheidung bzw. Reduktion an der inerten unteren Elektrode. Das Widerstandsschaltverhalten wird also von Bildung und Auflösung der Metallfilamente dominiert.

Zum besseren Verständnis des Schaltmechanismus von metallionenbasiertem CBRAM betrachten wir ein Beispiel: Ag/a-ZnO/Pt RRAM-Zellen. Abb. 5 zeigt eine schematische Illustration des Schaltprozesses. Der ursprüngliche Zustand der CBRAM-Zelle ist in Abb. 5a dargestellt. Die obere Ag-Elektrode (TE) ist aktiv an der Filamentbildung beteiligt, die untere Pt-Elektrode (BE) ist inert. Bei Anlegen einer positiven Spannung an die obere Ag-Elektrode erfolgt Oxidation (Ag → Ag⁺ + e⁻), wodurch Ag⁺-Kationen erzeugt und in die Dielektrikumsschicht (a-ZnO) aus der Ag-Elektrode eingebracht werden. Die negative Vorspannung an der unteren Pt-Elektrode zieht die Ag⁺-Kationen an, und an der unteren Elektrode erfolgt die Reduktionsreaktion (Ag⁺ + e⁻ → Ag). Die Ag⁺-Kationen werden zu Ag-Atomen reduziert und akkumulieren, bis die leitende Brücke gebildet ist (Abb. 5b–d), und die RRAM-Zelle zeigt LRS. Dieser Prozess wird als „SET“ bezeichnet. Wird die Polarität der angewendeten Spannung umgekehrt, löst sich das hochleitende Filament fast vollständig auf, und die Zelle befindet sich im HRS. Dieser Prozess heißt „RESET“ und ist in Abb. 5e dargestellt.

Beim sauerstoffvacanzbasierten RRAM (OxRRAM) ist der physikalische Mechanismus des Widerstandsschaltens allgemein mit der Erzeugung von Sauerstoffvacanzen (V_o²⁺) und der anschließenden Verlagerung von Sauerstoffionen (O²⁻) verbunden, was die Bildung eines leitenden Filaments zwischen oberer und unterer Elektrode ermöglicht. Initial ist für die frisch hergestellte RRAM-Zelle der Formierprozess – also der weiche Durchbruch des Dielektrikums – essenziell. Nach erfolgtem weichem Dielektrikumsdurchbruch werden Sauerstoffatome bei Anlegen eines hohen elektrischen Feldes in Richtung der Anoden-Grenzfläche aus dem Gitter herausgelöst und werden zu Sauerstoffionen (O²⁻), während Sauerstoffvacanzen (V_o²⁺) im Oxid zurückbleiben. Die Sauerstoffionen reagieren mit Anodenmaterialien oder werden als neutrale, nicht-gittergebundene Sauerstoffatome entladen, wenn Edelmetalle als Anodenmaterial verwendet werden, um eine Grenzflächenoxidschicht zu bilden. Somit verhält sich die Elektroden/Oxid-Grenzfläche wie ein „Sauerstoffreservoir“. Die Akkumulation der Sauerstoffvacanzen (V_o²⁺) im Volumoxid schaltet die RRAM-Zelle in LRS, da das leitende Filament (CF) gebildet wird und nennenswerter Strom fließt. Um die Zelle zurück in HRS zu schalten, erfolgt der RESET-Prozess, bei dem Sauerstoffionen (O²⁻) von der Anoden-Grenzfläche zurück in das Volumoxid migrieren und sich entweder mit den Sauerstoffvacanzen (V_o²⁺) rekombinieren oder die metallischen CF-Niederschläge oxidieren und das Filament teilweise ruptieren, wodurch die Zelle in HRS zurückgeschaltet wird. Bei RRAM-Zellen mit unipolarem Schaltmechanismus wird die Diffusion der Sauerstoffionen (O²⁻) thermisch durch den Joule-Heizstrom aktiviert, sodass die Sauerstoffionen von der Grenzfläche oder dem Bereich um das CF aufgrund des Konzentrationsgradienten diffundieren. Zudem ist für unipolares Schalten ein relativ höherer RESET-Strom erforderlich, um die lokale Temperatur um das CF anzuheben. Beim bipolaren Schalten müssen die Sauerstoffionen (O²⁻) durch das umgekehrte elektrische Feld unterstützt werden, da die Grenzflächenschicht eine signifikante Diffusionsbarriere darstellen kann und reine thermische Diffusion nicht ausreicht. In beiden Fällen erfolgt eine partielle Ruptur des CF, was die Zelle in HRS schaltet. Dies ist primär auf die Bildung von Sauerstoffvacanzen (V_o²⁺) und armem Bereich zurückzuführen, was einen Tunneltunnelspalt für Elektronen ergibt. Um die Zelle zurück in LRS zu schalten (SET-Prozess), verbindet das CF die Elektroden erneut durch weichen Durchbruch im Spaltbereich. Ein ähnlicher SET/RESET-Prozess kann für viele Zyklen wiederholt werden.

Basierend auf der obigen Diskussion beruht CBRAM (auch ECM genannt) auf einer elektrochemisch aktiven Metallelektrode wie Ag, Cu oder Ni zur Bildung eines metallkationenbasierten CF. Der CF im sauerstoffvacanzbasierten RRAM (OxRRAM, auch VCM genannt) besteht aus Sauerstoffvacanz-Defekten statt Metallatomen, bedingt durch Anionenmigration im Speichermaterial selbst. Obwohl die Schaltmechanismen beider RRAM-Typen detailliert diskutiert wurden, gibt es weiterhin Debatten über die Schaltmechanismen. Beispielsweise wo der CF im SET-Prozess zu wachsen beginnt und wo er im RESET-Prozess bricht, und wie sich diese Sauerstoffvacanzen/Metallatome zum CF zusammenlagern. Die Strom-Spannungs-Kennlinien (I-V) von 20 aufeinanderfolgenden Schaltzyklen einer Ta/TaO_x/Pt-basierten RRAM-Struktur wurden untersucht, und eine klare Variation sowohl von LRS als auch HRS für aufeinanderfolgende Zyklen wurde beobachtet. Dadurch verringert sich das gesamte Speicherfenster, was die RRAM-Leistung verschlechtert. Diese Zyklus-zu-Zyklus-Widerstandsvariabilität wird primär der zufälligen Bildung des CF sowie seiner Ruptur während SET- und RESET-Operation zugeschrieben.

Ein Vergleich von OxRRAM und CBRAM basierend auf verschiedenen Betriebsparametern ist in Tabelle 3 dargestellt. Dieser Vergleich offenbart einen markanten Unterschied in den Ausdauereigenschaften. Diese Diskrepanz liegt daran, dass die leitenden Filamente von CBRAM hauptsächlich aus Metallatomen bestehen, die leichter driften und diffundieren als Sauerstoffvacanzen, was die Datenhaltbarkeit und Ausdauer von CBRAM im Vergleich zu OxRRAM verschlechtert. Obwohl die Schaltmechanismen beider RRAM-Typen unterschiedlich sind, gibt es viele gemeinsame Eigenschaften. Der einzige signifikante Unterschied ist, dass die Ausdauer von OxRRAM signifikant höher ist als die von CBRAM.

Leistungsmerkmale von Resistive Random Access Memory (RRAM)

Ausdauer

RRAM beinhaltet häufige Übergänge zwischen HRS und LRS. Jedes Schalt-Ereignis zwischen den Widerstandszuständen kann dauerhafte Schäden verursachen und die RRAM-Leistung verschlechtern. Ausdauer wird definiert als die Anzahl der Male, die ein RRAM-Bauelement zwischen HRS und LRS geschaltet werden kann, während ein zuverlässig unterscheidbares Verhältnis zwischen ihnen gewährleistet bleibt. Ein Ausdauertest bestimmt die maximale Anzahl an SET/RESET-Zyklen, die effektiv geschaltet werden können, bevor HRS und LRS nicht mehr unterscheidbar sind. Die Ausdauereigenschaften werden durch eine Sequenz von I-V-Sweeps in einer Widerstandsschaltzelle und die anschließende Extraktion von R_HRS und R_LRS bei Anlegen einer Lesepannung (typischerweise 0,1 V) ermittelt. Diese Methode ist zuverlässig, da man den korrekten Schaltvorgang in jedem Zyklus erhält; sie ist jedoch sehr langsam, da die Zeit für einen I-V-Sweep sehr hoch sein kann, insbesondere bei niedrigen Strömen.

Die Ausdauerzyklen in einer HfO_x RRAM-Zelle zeigen eine starke Abhängigkeit von der Zellgröße, wie in Abb. 6a dargestellt, wobei bessere Ausdauer bei größeren Zellen berichtet wird. Zudem führt die vertikale Verringerung der Schichtdicke zu einer Verschlechterung der Ausdauerleistung bei SET-Spannung von 2,5 V, wie in Abb. 6b gezeigt. Diese Verschlechterung bei Verkleinerung der Schaltsschicht resultiert aus der reduzierten Ionenanzahl im aktiven Bereich. HfO_x-basiertes RRAM zeigt eine hervorragende Ausdauerleistung von 10⁶ Zyklen auf einem 1-kb-Array mit 30 nm Zellgröße unter 0,18 µm Technologie, wie in Abb. 6c gezeigt. Durch Hinzufügen einer zusätzlichen AlO_x-Schicht über der unteren Elektrode (BE) kann die Array-Stabilität weiter verbessert werden, da die Read-Disturb-Immunität für HRS erhöht wird. Für TaO_x-basiertes RRAM wurde eine Verschlechterung der Ausdauerleistung mit zunehmender Pulsbreite und Amplitude der RESET-Spannung in einer Ta/Ta₂O₅/TiN RRAM-Struktur beobachtet. Ein Vergleich von TiN- und Ru-Unterelektrode in Ta/Ta₂O₅/TiN RRAM zeigt, dass die Hauptursache für Ausdauerverschlechterung die Reaktion von Sauerstoffionen mit der TiN-Elektrode ist. Eine verbesserte Ausdauer von 10⁹ Schaltzyklen wurde ohne Verifikation in einer ähnlichen RRAM-Struktur durch Reduktion der Ta₂O₅-Schicht auf 3 nm und Verwendung eines dreieckigen Pulses mit < 5 ns Breite erzielt. Für die Großarray-Leistung zeigt Abb. 6d einen Vergleich von 2-Mb Ta₂O₅-Speicher vor und nach 10⁵ Ausdauerzyklen. Die Zellstromverteilungen zeigen eine geringe Variation für initiale und finale Zyklen. Auch fällt der Zellstrom für LRS unter 50 µA, was den geringen Stromverbrauch des Arrays anzeigt. Widerstandsschaltbauelemente mit Ausdauer über 10¹² Zyklen wurden in verschiedenen RRAM-Zellen mit Tantaloxid (TaO_x)-basierten Schaltmedien berichtet. Tantaloxid-basierte RRAM-Bauelemente scheinen also die höchste Ausdauer aufzuweisen.

Datenhaltung

Die Datenhaltung eines RRAM-Bauelements beinhaltet die Untersuchung der Stabilität über einen Zeitraum für sowohl LRS als auch HRS nach SET- und RESET-Übergängen. Mit anderen Worten: der Zeitraum, in dem eine Speicherzelle nach SET/RESET-Operation in einem bestimmten Zustand verbleibt, bestimmt die Fähigkeit der Zelle, ihren Inhalt zu behalten. Die Applikation eines konstanten Spannungsstresses (CVS) über die Zeit mit einer niedrigen Lesepannung (0,1 V) und die Messung der Strom-Zeit-Kurve (I-t) für sowohl LRS als auch HRS ermöglicht die Messung der Zustandsbeibehaltung. Aufgrund der dispersiven Natur atomarer Umordnungen, die durch die SET-Spannung in RRAM induziert werden, ist eine lange Haltbarkeit im LRS schwer zu erreichen, während im HRS die Haltbarkeit kein Problem darstellt, da dies meist der natürliche Zustand des Bauelements ist und RRAM in diesem Zustand verbleibt, wenn keine Vorspannung (oder niedrige Vorspannung) angelegt wird. Die Haltbarkeit im LRS hängt vom Compliance-Limit während des SET-Übergangs ab, z. B. in RRAMs basierend auf leitendem Filament-Schaltmechanismus erzeugt ein größerer Compliance-Strom ein stärkeres leitendes Filament, das im Zeitverlauf stabiler ist als ein kleinerer Compliance-Strom. Eine projizierte Haltbarkeit von 10 Jahren bei 85 °C wurde in Ti/HfO₂/TiN demonstriert. Eine gängige Methode zur Ermittlung der Bauelement-Haltbarkeit ist das Anlegen von Lesepulsen bei hoher Temperatur nach bestimmten Zeitintervallen (z. B. alle 1 s) und Extrapolation des Widerstands auf einen 10-Jahres-Zeitraum. Obwohl diese Methode einfach umzusetzen ist, hat sie Einschränkungen hauptsächlich durch den Lesepannungsstress auf die Zelle. Eine alternative Methode besteht darin, die Temperatur zu ändern und die Zeit bis zum Versagen des Bauelements aufzuzeichnen. Die Aktivierungsenergie wird durch Aufstellen eines Arrhenius-Plots extrahiert und auf die Betriebstemperatur extrapoliert. Die Einschränkung dieser Methode ist jedoch, dass man warten muss, bis der Ausfall in der RRAM-Zelle eintritt, was zeitaufwändiger und teurer ist.

Die Bauelementcharakteristika von HfO_x-basiertem RRAM, entwickelt am Industrial Technology Research Institute, Taiwan, werden demonstriert, um das Funktionieren von RRAM besser zu verstehen. Das TEM-Bild der TiN/Ti/HfO_x/TiN RRAM-Zelle mit 30 nm Zellgröße ist in Abb. 7a gezeigt. Das Bauelement zeigt bipolare Schaltcharakteristika, und die I-V-Kurve bei 200 µA SET-Compliance-Strom ist in Abb. 7b dargestellt. Das Bauelement weist eine Ausdauer von 10⁶ Schaltzyklen mit einem Widerstands-Ein/Aus-Verhältnis > 100 bei SET/RESET-Programmierbedingungen von +1,5 V/–1,4 V Puls mit 500 µs Pulsbreite auf, wie in Abb. 7c dargestellt.

Uniformität

In RRAM-Zellen ist die schlechte Uniformität verschiedener Bauelementcharakteristika einer der signifikanten Faktoren, die die großflächige Fertigung limitieren. Schaltspannungen sowie sowohl HRS- als auch LRS-Widerstände gehören zu den Parametern mit hohem Variationsgrad. Die Variationen des Widerstandsschaltens umfassen zeitliche Fluktuationen (Zyklus-zu-Zyklus) und räumliche Fluktuationen (Bauelement-zu-Bauelement). Die stochastische Natur der Bildung und Ruptur des leitenden Filaments wird als Hauptgrund für diese Variationen angesehen. Zyklus-zu-Zyklus- und Bauelement-zu-Bauelement-Variabilität sind ein großes Hindernis für die Informationsspeicherung in RRAM-Bauelementen. Die Beobachtung der Zyklus-zu-Zyklus-Variabilität wird durch die Veränderung der Anzahl der Sauerstoffvacanz-Defekte beeinflusst, die im CF aufgrund seiner stochastischen Bildung und Ruptur während des Schaltvorgangs entstehen. Aufgrund dieser zufälligen Natur des CF wird die Vorhersage und präzise Kontrolle der CF-Form extrem schwierig. Diese Variabilität verschlimmert sich, wenn das Compliance-Limit (Compliance-Strom I_cc) verringert wird. Andererseits ist bei höheren I_cc-Werten das Verhältnis von Standardabweichung (σ) und Mittelwiderstand (μ) gering, was zu einer kleineren LRS-Widerstandsstreuung führt. Dies wird auf die höheren Defekte im CF zurückgeführt, die einen gut definierten Pfad für die Stromleitung bilden.

RRAM weist auch Bauelement-zu-Bauelement (Zelle-zu-Zelle) Nicht-Uniformität auf, die die Speicherleistung durch Verringerung der Speichermarge zwischen den beiden Zuständen verschlechtert. Der Ursprung dieser Variabilität wird auf Nicht-Uniformitäten im Fertigungsprozess zurückgeführt, wie Schichtdicke der Schaltsschicht, Ätzschäden und Oberflächenrauheit der Elektroden. Viel Forschung wurde betrieben, um die Uniformität von RRAM zu verbessern, und mehrere Methoden wurden erforscht. Eine Methode nutzt das Konzept der Einbettung von Nano-Kristallkeimen, die die Pfade des leitenden Filaments durch Verstärkung des lokalen elektrischen Feldes einschränken. In Ti/TiO_2−x/Au-basiertem RRAM führt die Induktion von Platin (Pt)-Nanokristallen in das dünne TiO_2−x zu einer verbesserten Uniformität der RRAM-Zelle. Die Pt-Nanokristalle begrenzen den Schalteffekt auf Bereiche mit hoher Sauerstoffvacanz-Erzeugungswahrscheinlichkeit, was die Uniformität verbessert. Ein anderer Ansatz besteht darin, die Elektroden/Oxid-Grenzfläche durch Einbetten geeigneter Pufferlagen zu optimieren, was sehr nützlich für gleichmäßigen RRAM-Betrieb ist. In HfO_x-basiertem RRAM wird eine dünne Al-Pufferschicht zwischen der TiN-Elektrode und der HfO_x-Oxidschicht eingefügt. Dies führt zu einer signifikanten Verbesserung der SET-Spannungsverteilung sowie der Widerstandsverteilung, was die Uniformität des Bauelements erhöht. Die Verbesserung der SET-Spannungs- und Widerstandsverteilung nach Einfügen einer dünnen Al-Pufferschicht zwischen TiN-Elektrode und HfO_x-Volumoxid ist in Abb. 8 dargestellt. Al-Atome diffundieren vermutlich in HfO₂-Dünnschichten und neigen dazu, Sauerstoffvacanzen aufgrund der reduzierten Sauerstoffvacanz-Bildungsenergie zu lokalisieren, was die Erzeugung leitender Filamente stabilisiert und die Widerstandsschaltuniformität verbessert.

Zusätzlich zum Materialengineering-Ansatz wurde auch eine neuartige Programmiertechnik vorgeschlagen, um Fluktuationen zu reduzieren. Eine mehrstufige Formiertechnik wurde in W/HfO₂/Zr/TiN-basiertem RRAM implementiert, um den Überschussstrom durch parasitäre Effekte zu minimieren. Eine mehrstufige Formiertechnik führt zur allmählichen Filamentbildung; somit wird ein niedriger SET/RESET-Strom erreicht, was die Schaltcharakteristika verbessert. Verschiedene andere Methoden wie Konstantspannungs-Forming und Heiß-Forming (Forming bei höherer Temperatur) wurden ebenfalls untersucht, um Widerstandsvariationen effektiv zu reduzieren. Eine weitere Methode zur Erreichung hoher Uniformität ist die Applikation eines Pulszugs statt eines einzelnen Pulses an eine RRAM-Zelle. Dieser Ansatz verbessert nicht nur die Uniformität, sondern auch die Mehrpegel-Fähigkeit einer RRAM-Zelle.

Einfluss der Betriebstemperatur und Random Telegraph Noise

Um eine zuverlässige Leistung des RRAM-Bauelements zu erreichen, werden der Einfluss der Betriebstemperatur und des Random Telegraph Noise (RTN) untersucht. Es wird beobachtet, dass der Widerstand sowohl des LRS- als auch des HRS-Zustands aufgrund der Änderung der Betriebstemperatur variiert. Die Temperaturuntersuchung an TiN/HfO₂/Ti/TiN wurde durchgeführt. Ein positiver Sweep-Spannung von < 3 V und Compliance-Strom von 1 µA wurde für das Elektroforming angelegt. Nach erfolgtem Forming schaltet eine RESET-Spannung (V_reset) < –1 V die Zelle zurück in HRS (OFF-Zustand). Um die Zelle zurück in LRS (ON-Zustand) zu schalten, wird eine SET-Spannung (V_set) < 1 V angelegt.

Der RESET-Vorgang in RRAM zeigt spannungsgesteuerten negativen differentiellen Widerstand (NDR). Der RESET-Vorgang erfolgt bei niedrigen Temperaturen abrupt, während er bei Temperaturen über Raumtemperatur allmählicher verläuft. Der Widerstand der RRAM-Zelle im ursprünglichen Zustand sowie im ON- und OFF-Zustand als Funktion der Temperatur ist in Abb. 9a dargestellt. Für den ursprünglichen Zustand sowie den OFF-Zustand wird halbleiterartiges Verhalten beobachtet, d. h. der Widerstand nimmt mit steigender Temperatur ab. Für den ON-Zustand wird metallisches Verhalten beobachtet, d. h. der Widerstand nimmt mit steigender Temperatur zu. Aufgrund der Widerstandsänderung mit der Temperatur sinkt R_OFF/R_ON von einem Wert von 20 auf etwa 5 über den Temperaturbereich 213–413 K. In Ti/HfO_x/Pt-Bauelementen wurde eine Abnahme von R_OFF/R_ON bei temperaturabhängigem Zyklieren beobachtet. Diese Abnahme des Widerstandsverhältnisses wurde auf den Aufbau von sauerstoffvacanzbezogenen Fallen im HfO₂-Metalloxid zurückgeführt. Zusätzlich wurden temperaturabhängige Messungen ohne SET/RESET-Operation durchgeführt, um den Einfluss von I-V-Zyklieren auf das R_OFF/R_ON-Verhältnis zu bewerten. Die Sweep-Spannung über das RRAM-Bauelement wurde vor Erreichen der V_set- und V_reset-Werte gestoppt. Für den OFF-Zustandswiderstand (grüne Rechtecke) wurde eine schwächere Temperaturabhängigkeit beobachtet im Gegensatz zum ON-Zustandswiderstand (grüne Kreise), der ähnliche Charakteristika wie im Zyklierfall aufwies. Daraus folgern wir, dass I-V-Zyklieren eine stärkere Temperaturabhängigkeit induziert, was das R_OFF/R_ON-Verhältnis verringert. Der Einfluss der Temperaturschwankung auf die Schaltspannungen V_set und V_reset ist in Abb. 9b dargestellt. Die geringe Variation von V_set mit wechselnder Temperatur deutet darauf hin, dass es keinen signifikanten Temperaturunterschied gibt. Für V_reset ist der allgemeine Trend eine Abnahme des Spannungswerts um ca. 0,2 V bei Temperaturerhöhung im Bereich 233–333 K. Zudem wird ein langsamer Anstieg von V_reset für den Temperaturbereich 353–413 K beobachtet.

Random Telegraph Noise (RTN) ist ein weiterer Faktor, der die RRAM-Leistung beeinflusst. RTN wird seit langem als Indikator für Bauelementleistung und Zuverlässigkeit verwendet. RTN verringert die Speichermarge zwischen HRS und LRS aufgrund der umfangreichen Fluktuationen im Lesestrom während der Leseoperation. Durch den RTN-Effekt werden Lesemarge, Skalierungspotenzial und Mehrpegelzellen-Fähigkeit einer RRAM-Zelle stark beeinträchtigt; daher muss er untersucht werden, um zuverlässige Leistung zu erzielen. Um den Einfluss der unteren Elektrode auf RTN zu untersuchen, wurde eine Analyse von Ta₂O₅/TiO₂ RRAM durchgeführt. Beispiele für komplexe RTN-Signale in LRS und HRS sind in Abb. 10 dargestellt. RTN verursacht Leseinstabilität im RRAM-Bauelement, verringert somit die Lesemarge, die Mehrbit-Speicherimplementierung und behindert die Bauelementskalierung. RTN wird auf das Einfangen und Entfangen von Elektronen in der Nähe des CF im LRS zurückgeführt, während es im HRS-Zustand im Tunnelspalt auftritt. Obwohl die Physik von RTN noch nicht geklärt und stark diskutiert ist, wird das Einfangen und Entfangen von Elektronen, das den Ladungstransport temporär hemmt, als verantwortlicher Mechanismus für Fluktuationen durch RTN allgemein akzeptiert. Es wird beobachtet, dass mit abnehmendem Betriebsstrom die Amplitude von RTN zunimmt, was den HRS-Pegel stark beeinflusst. Daher ist es notwendig, eine zusätzliche Widerstandsmarge für zuverlässige Leistung sicherzustellen. RTN in RRAM wurde umfangreich erforscht, obwohl der physikalische Mechanismus von RTN noch nicht explizit definiert ist. RTN kann als Werkzeug genutzt werden, um die Bewegungen aktiver Vacanzen in RRAM aufgrund seiner zeitabhängigen Variation abzubilden. Dies könnte nützlich sein, um die Versagensmechanismen anderer Zuverlässigkeitsprobleme zu verstehen.

Multilevel Resistive Random Access Memory (RRAM)

Mehrpegel pro Zelle (MLC) Speicher

Aufgrund ihrer geringen physikalischen Größe und ihres niedrigen Stromverbrauchs sind RRAM-Bauelemente vielversprechend für zukünftige Speicher- und Logikanwendungen. Erhöhte Speicherdichte ist einer der kritischsten Aspekte der Speichertechnologie, um das Design von Mehrbit-Kapazität-Speicherzellen zu ermöglichen. In RRAM-Zellen können multiple Widerstandszustände erreicht werden, was die Vorteile von kostengünstigen und hochdichten nicht-flüchtigen Datenspeicherlösungen bietet. Derzeit wird viel Forschung im Bereich RRAM betrieben, um die Abmessungen zu verkleinern und die strukturelle Dichte von Speicherarrays zu erhöhen. Bisher wurde die Speicherdichte von RRAM durch Verkleinerung der Bauelementgröße erhöht; die Komplexität der experimentellen Verfahren limitiert jedoch die erfolgreiche Implementierung. Eine andere vorgeschlagene Methode ist die Verwendung dreidimensionaler (3D) Crossbar-Architekturen. Zwei Architekturtypen – „vertikal“ und „Crossbar RRAM“ – wurden vorgeschlagen; beide erfordern jedoch fortschrittliche Fertigungsverfahren, was nicht wünschenswert ist. Eine viel einfachere Alternative zur Erhöhung der Speicherdichte in RRAM-Bauelementen ist die Nutzung von Mehrpegelzellen-Speichertechnologie (MLC), die das Speichern von mehr als einem Bit pro Zelle ohne Verringerung der physikalischen Bauelementabmessungen ermöglicht. MLC ist eine der vielversprechendsten Eigenschaften von RRAM, die die Speicherdichte signifikant erhöhen kann. Statt eines einzelnen hohen und niedrigen Widerstandszustands (HRS und LRS) können multiple HRS und LRS erreicht werden, ohne die Bauelementabmessungen zu ändern. Für zuverlässigen MLC-Betrieb muss jedoch die präzise Kontrolle über den Widerstand der verschiedenen Widerstandspegel von RRAM gewährleistet sein; andernfalls leidet das Bauelement unter Widerstandsvariabilität und Zuverlässigkeitsproblemen, hauptsächlich aufgrund der zufälligen Natur der leitenden Filamentbildung während des Schaltprozesses.

Methoden zur Erlangung von Mehrpegel-pro-Zelle (MLC) Modi in RRAM

Das MLC-Verhalten in RRAM macht es sehr nützlich für Hochdichteanwendungen. Um MLC-Verhalten in RRAM zu erhalten, werden folgende drei Methoden eingesetzt: (i) Ändern des Compliance-Stroms, (ii) Steuern der RESET-Spannung und (iii) Variieren der Pulsbreite von Programmier-/Löschoperationen.

MLC durch Ändern des Compliance-Stroms

Das RRAM-Bauelement wird üblicherweise in 1-RRAM (1R) Zellenkonfiguration oder in 1-Transistor-1-RRAM (1T-1R) Zellenstruktur betrieben. Die MLC-Eigenschaften in 1R-Konfiguration können durch Ändern des Compliance-Stroms (I_cc) während der SET-Operation erzielt werden, während die MLC-Eigenschaften in 1T-1R-Zellenstruktur durch Variieren der Spannung am Gate des Transistors gesteuert werden, was die Kontrolle des Compliance-Stroms (I_cc) während der SET-Operation einer RRAM-Zelle ermöglicht. Die typischen MLC I-V-Kurven einer Ti/Ta₂O₅/Pt-basierten RRAM-Zelle sind in Abb. 11 gezeigt. Bei Erhöhung des Compliance-Stroms (I_cc) von 150 µA auf 1 mA werden sechs verschiedene LRS bei I_cc = 150 µA, 200 µA, 300 µA, 500 µA, 700 µA, 1 mA erhalten, bedingt durch die Erhöhung des jeweiligen LRS-Stroms (I_LRS), während der HRS konstant gehalten wird und der HRS-Strom (I_HRS) für alle LRS-Pegel gleich bleibt. Für Ti/Ta₂O₅/Pt RRAM steigt mit zunehmendem I_cc auch der maximale RESET-Strom (I_reset), während die SET-Spannung nahezu konstant bleibt. Zudem wurde beobachtet, dass der Widerstand des LRS (R_LRS) abnimmt, während I_reset zunimmt, aufgrund der stärkeren Filamentbildung mit zunehmendem I_cc.

Die Bildung des CF und seine entsprechende Verbreiterung mit zunehmendem I_cc wird als zugeschriebener Mechanismus für Mehrpegel-pro-Zelle (MLC) im Compliance-Strom-Modus dargestellt, schematisch in Abb. 12. Mit zunehmender CF-Größe aufgrund steigenden I_cc verringert sich der Widerstand des CF, was zu multiplen LRS-Pegeln für verschiedene I_cc-Werte führt. Es wird auch beobachtet, dass I_reset mit zunehmendem I_cc zunimmt, da höhere Leistung erforderlich ist, um den CF mit größerem Durchmesser zu rupturieren.

MLC durch Steuern der RESET-Spannung

Die MLC-Eigenschaften in einer RRAM-Zelle können auch durch Steuern der RESET-Spannung (V_reset) bei konstantem I_cc erzielt werden. In diesem Fall werden die typischen MLC I-V-Kurven einer TiN/HfO_x/AlO_x/Pt-basierten RRAM-Zelle durch Anlegen verschiedener V_reset von –2,1 V, –2,7 V und –3,3 V in Abb. 13 gezeigt.

Es wird beobachtet, dass mit zunehmendem V_reset der HRS-Strom (I_HRS) abnimmt; somit werden multiple HRS-Pegel bei gleichem LRS-Widerstand erhalten. Zusätzlich steigt die SET-Spannung (V_set) mit zunehmendem V_reset, während I_reset nahezu konstant bleibt.

Die Abnahme von I_HRS mit zunehmendem RESET-Spannung ist primär auf die Vergrößerung des Spalts zwischen der Metallelektrode und der CF-Spitze zurückzuführen, wie in Abb. 14 dargestellt. Je größer die Betragsspannung von V_reset, desto größer der Spalt und damit der Widerstandswert. Daher resultiert eine Vergrößerung des Spalts zwischen CF-Spitze und unterer Elektrode (BE) mit zunehmendem RESET-Spannung in multiplen HRS-Widerstandspegeln. Es wird beobachtet, dass in Bauelementen, in denen I_reset während des RESET-Vorgangs einen allmählichen Stromänderung statt eines abrupten Wechsels zeigt, die Änderung des HRS-Widerstands in solchen Bauelementen auf eine Verringerung der CF-Größe mit zunehmendem V_reset zurückzuführen sein kann. Dieser Ansatz ist praktikabler für Crosspoint-Architekturen, da er relativ weniger komplexe Schaltungen erfordert.

MLC durch Variieren der Programm-/Lösch-Pulsbreite

MLC-Eigenschaften können auch durch Variieren der Programm-/Lösch-Pulsbreite bei konstanter Pulsamplitude erzielt werden. In HfO_x-basiertem RRAM wurden drei HRS-Pegel durch Variieren der RESET-Pulsbreite von 50 ns auf 5 µs demonstriert. Diese Methode zur Erlangung von MLC-Eigenschaften in RRAM ist relativ einfach; jedoch ist dieses Schema energieineffizient. Dieser Nachteil begrenzt die Anwendung dieser Methode für zuverlässige Charakteristika in der RRAM-Zelle. Der höhere Energieverbrauch des RRAM-Bauelements wurde durch Vergleich der Transientenantworten zwischen RESET-Pulsamplitude und Pulsbreitensteuerung bestätigt. Dies ist insbesondere auf die höhere unerwünschte Energieabgabe als thermische Energie im Widerstandsschaltmaterial zurückzuführen.

Eine Zusammenfassung von RRAM-Bauelementen mit multiplen Widerstandszuständen ist in Tabelle 4 gezeigt. Wie ersichtlich, wurden verschiedene RRAM-Bauelemente mit multiplen Widerstandszuständen berichtet. Bisher wurden jedoch nur 8 Widerstandszustände in einer einzelnen RRAM-Zelle demonstriert, entweder durch Variieren von I_cc oder V_reset. Daher besteht ein großes Potenzial, die Anzahl der Widerstandszustände in der RRAM-Zelle zu erhöhen und damit die Speicherdichte zu steigern.

Modellierung von RRAM-Bauelementen

Modellierung spielt eine kritische Rolle bei der Entwicklung von Bauelementen mit Halbleitertechnologien. Um den Bauelementbetrieb vollständig zu verstehen und die Leistung zu optimieren, ist ein genaues Modell von großer Bedeutung. Eine Reihe von RRAM-Modellen mit unterschiedlichen Merkmalen und Genauigkeit wurde vorgeschlagen. Dieser Abschnitt diskutiert die Charakteristika und Attribute der verschiedenen gängigen RRAM-Modelle.

Stanford/ASU-Modell

Eines der beliebtesten physikbasierten RRAM-Modelle ist das Stanford/ASU RRAM-Modell, vorgeschlagen von Guan et al. und Chen et al. Dieses Modell wurde angewendet, um die I-V-Schaltcharakteristika von HfO₂ RRAM zu validieren und beinhaltet den Einfluss von Joule-Heizung und Temperaturänderung auf das Schalten von RRAM-Bauelementen.

Dieses Modell basiert auf dem CF-Wachstum innerhalb einer dielektrischen Schaltsschicht. Der Filamentspalt – der Spalt zwischen der CF-Spitze und der oberen Elektrode – ist die interne Zustandsvariable dieses Modells. Das Wachstum des CF im Dielektrikum wird der Sauerstoffionenbewegung und der Regeneration und Rekombination von Sauerstoffvacanzen zugeschrieben. Die Änderungsrate des Filamentspalts (g) ist gegeben als:

$$ \frac{dg}{dt} = V_{0} \exp\left(\frac{-E_{a}}{k_{b}T}\right) \sinh\left(\frac{qa_{h}\gamma V}{L k_{b}T}\right) $$ (1)

wobei E_a die Aktivierungsenergie, V die angewendete Spannung, L die Schaltmaterialdicke, a_h die Sprungdistanz, γ der lokale Felderhöhungsfaktor, V₀ die Geschwindigkeit mit Fluchtversuchsfrequenz, k_b die Boltzmann-Konstante, q die Elementarladung und T die Temperatur des leitenden Filaments ist.

Die räumliche Variation der Spaltgröße wird in diesem Modell berücksichtigt, zusätzlich zu den Variationen, die durch die stochastische Natur des Ionenprozesses entstehen. Ein Rauschsignal wird zur Spaltdistanz addiert, um diese Variationen zu berücksichtigen:

$$ g_{|t+\Delta t} = F \left[ g_{|t}, \frac{dg}{dt} \right] + \delta_{g} \times \tilde{X}(n) \Delta t, \quad n = \frac{t}{T_{GN}} $$ (2)

wobei Δt der Simulationszeitschritt ist, die Funktion F die Zeitentwicklung der Spaltgröße von t bis Δt darstellt. \(\tilde{X}\)(n) ist eine Folge gaußschen Rauschens mit Mittelwert null. T_GN ist das Zeitintervall, nach dem \(\tilde{X}\)(n) den nächsten zufälligen Wert annimmt.

Die Variation der Spaltgröße δ_g hängt von der kinetischen Energie der Ionen und der Filamenttemperatur ab:

$$ \delta_{g}(T) = \frac{\delta^{0}_{g}}{1 + \exp\left(\frac{T_{\text{crit}} - T}{T_{\text{smith}}}\right)} $$ (3)

wobei \(\delta^{0}_{g}\) und T_smith Anpassungsparameter sind, um die Widerstandsverteilungskurven an Experimente anzupassen, und T_crit eine Schwellentemperatur ist, über der sich die Spaltgröße signifikant ändert.

Dieses Modell zeigt starke Temperaturabhängigkeit; daher muss die Änderung von 'T' berücksichtigt werden. Mit sich ändernden Zelleigenschaften ändert sich die dynamische Innentemperatur T signifikant, während die äußere Domäne als gleichmäßig und stabil (T_bath) angenommen wird, verbunden als:

$$ c_{p} \frac{dT}{dt} = V(t) I(t) - k (T - T_{\text{bath}}) $$ (4)

wobei C_p die effektive Wärmekapazität der inneren Domäne, V(t)I(t) die Joule-Heizung und k die effektive Wärmeleitfähigkeit ist.

Mit einem verallgemeinerten Leitungsmechanismus wird die Stromleitung definiert als:

$$ I(g,v) = I_{0} \exp\left(\frac{-g}{g_{0}}\right) \sinh\left(\frac{V}{V_{0}}\right) $$ (5)

wobei I₀, g₀ und V₀ Anpassungsparameter sind, um experimentelle Ergebnisse zu matchen.

Ein bedeutendes Merkmal dieses Modells ist seine Implementierung in neuromorphe Anwendungen und RRAM-Synapsenbauelementdesign, was dem Modell große Flexibilität und weiteren Implementierungsspielraum in verschiedenen neuromorphen Systemen verleiht.

Physikalisches Elektrothermisches Modell

Das physikalische elektrothermische Modell wurde von Kim et al. entwickelt und mit tantalpentoxid (Ta₂O₅)-basiertem Bilayer-RRAM implementiert. Dieses physikalische Modell löst Differentialgleichungen basierend auf der Finite-Elemente-Methode. Es nutzt auch den elektrothermischen Physikansatz für die Modellierung, was ihm Vorteile in Bezug auf Flexibilität zur Einbindung eines FEM-Solvers für sehr genaue Systemsimulation verleiht. Der Nachteil dieses Ansatzes ist jedoch die Schwierigkeit der Implementierung für SPICE- und Verilog-Schaltungssolver.

Dieses Modell beschreibt den CF als dotierten Bereich mit Sauerstoffvacanzen als Dotierstoff, wobei der CF sich von der oberen zur unteren Elektrode des Bauelements erstreckt. Um die Drift-Diffusion der Vacanzmigration zu beschreiben, nimmt dieses Modell an, dass dieselbe Gleichung sowohl für den Prozess der Sauerstoffionen als auch der Vacanzen verwendet werden kann. Das Ionenmodell von Mott und Gurney wird hier eingesetzt, um den Prozess zu beschreiben:

$$ \frac{dn_{D}}{dt} = \Delta \times \left( D_{s} \Delta n_{D} - \mu v n_{D} \right) + G $$ (6)

wobei D_s den Diffusionsprozess beschreibt, v die Driftgeschwindigkeit der Vacanzen und G die CF-Wachstumsrate, die tatsächlich den SET-Prozess beschreibt. Die Parameter sind definiert als:

$$ D_{s} = \frac{1}{2} a^{2} f_{e} \exp\left(\frac{-E_{a}}{k_{B}T}\right) $$ (7) $$ v = a_{h} f \exp\left(\frac{-E_{a}}{k_{B}T}\right) \sinh\left(\frac{q a_{h} E}{k_{B}T}\right) $$ (8) $$ G = A \exp\left(\frac{-(E_{a} - q l_{m} E)}{k_{B}T}\right) $$ (9)

wobei l_m die Maschengröße ist.

Diese Gleichungen regeln die physikalische Transformation des Bauelements während SET- und RESET-Übergang und kontrollieren damit essenziell das CF-Wachstum und die Ruptur.

Huangs Physikalisches Modell

Huangs physikalisches Modell, entwickelt von Huang et al., ist ein sehr umfassendes physikalisches Modell für RRAM-Bauelemente, da es sowohl die CF-Breite als auch den Filament-zur-Elektrode-Spalt als Faktoren berücksichtigt, die die Zustandsvariablendynamik beeinflussen. Zusätzlich wird die Temperaturverteilung in diesem Modell berücksichtigt.

SET/RESET-Prozess wird als Ergebnis von Erzeugungs-/Rekombinationsprozessen von Sauerstoffionen (O²⁻) und Sauerstoffvacanzen (V₀) betrachtet. Während des SET-Prozesses beginnt der CF, sich von der Spitze der oberen Elektrode (T.E) zu entwickeln und vergrößert sich im Radius mit steigender Spannung, was zur endgültigen Breite 'W' des CF führt. Dieses Modell nimmt eine symmetrische zylindrische Form des CF an. Während des RESET-Prozesses rupturiert der CF beginnend von der T.E bis zur vollständigen Auflösung mit steigender Spannung. Der Filamentspaltabstand 'x' ist definiert als der Spalt zwischen der aktiven Elektrodenschicht (T.E) und der CF-Spitze.

Somit wirkt für den SET-Prozess Parameter 'W' als Zustandsvariable, während für RESET Parameter 'x' als Zustandsvariable fungiert. Daher definieren dx/dt und dw/dt die Dynamik des Bauelements während des SET/RESET-Übergangs.

Während des ersten RESET-Prozesses wird die CF-Reduktionsrate, d.h. die Freisetzung von O²⁻, durch die Elektrode ausgedrückt als:

$$ \frac{dx}{dt} = a f \exp\left(\frac{-E_{i} - \gamma Z_{e} V}{k_{B}T}\right) $$ (10)

Für O²⁻-Hopping innerhalb der Oxidschicht ist die CF-Reduktionsrate mit 'a' als Abstand zwischen zwei V₀ gegeben als:

$$ \frac{dx}{dt} = a f \exp\left(\frac{-E_{h}}{k_{B}T}\right) \sinh\left(\frac{a_{h} Z_{e} E}{k_{B}T}\right) $$ (11)

Für den Fall, dass der RESET-Prozess von der Rekombination zwischen O²⁻ und V₀ dominiert wird, ausgedrückt als:

$$ \frac{dx}{dt} = a f \exp\left(\frac{-\Delta E_{r}}{k_{B}T}\right) $$ (12)

Im initialen Schritt des SET-Prozesses, dominiert durch Rekombination von Sauerstoffvacanzen mit zunächst dünnem CF, gegeben als:

$$ \frac{dx}{dt} = -a f_{e} \exp\left(\frac{-E_{a} - \alpha_{a} Z_{e} E}{k_{B}T}\right) $$ (13)

Hier sind Z und α_g Anpassungsparameter.

Für den zweiten Schritt wächst der CF entlang seiner radialen Richtung und ist definiert als:

$$ \frac{dw}{dt} = \left(\Delta w + \frac{\Delta w^{2}}{2w}\right) f_{e} \exp\left(\frac{-E_{a} - \gamma Z_{e} v}{k_{B}T}\right) $$ (14)

Der durch das Bauelement fließende Strom wird als Korrelation des Hopping-Stroms mit Spannung und Spaltabstand modelliert, ausgedrückt als:

$$ i = i_{0} \exp\left(\frac{-x}{x_{T}}\right) \sinh\left(\frac{v}{v_{T}}\right) $$ (15)

Dieses Modell wurde im HfO_x/TiO_x-System validiert, und eine ziemlich genaue Übereinstimmung zwischen experimentellen und Simulationsergebnissen wurde erzielt. Obwohl dieses Modell die signifikanten Prozesse berücksichtigt, die den RRAM-Betrieb beeinflussen, hat es einige Einschränkungen. Die kritischste ist die Inkompatibilität mit SPICE und Verilog-A.

Filament-Auflösungsmodell

Dieses Modell wurde exklusiv für unipolare RRAM-Bauelemente von Russo et al. entwickelt, später jedoch für bipolare RRAM-Bauelemente modifiziert. Das Filament-Auflösungsmodell basiert auf der Ruptur des CF unter dem Einfluss signifikanter Temperaturänderungen durch Joule-Heizung.

Ein signifikanter Vorteil dieses Modells ist die Nutzung einfacher partieller Differentialgleichungen, um den Bauelementstrom und Temperaturänderungen durch Joule-Heizung sowie die Auflösungsgeschwindigkeit zu berücksichtigen. Die Stromleitung innerhalb des Bauelements wird durch die Poisson-Gleichung beschrieben als:

$$ \nabla \times \left(\frac{1}{\varphi} \nabla_{v}\right) = 0 $$ (16)

Hier ist φ der Oxidwiderstand und v definiert das elektrische Potential durch Anlegen einer externen Bias-Spannung an eine der Elektroden, während die andere Elektrode geerdet ist.

Der CF wird in eine Anzahl von Maschenpunkten unterteilt, und an jedem Maschenpunkt wird die Temperatur berechnet, um die Ruptur des CF zu beschreiben. Die Fourier-stationäre Wärmegleichung beschreibt diesen Effekt als:

$$ -\nabla \times (k \nabla T) = \varphi J^{2} $$ (17)

wobei k die thermische Leitfähigkeit der Oxidschicht, J die Stromdichte und T die Bauelementtemperatur ist.

Die Temperatur 'T' des Bauelements steigt auf die kritische Temperatur, woraufhin das Bauelement zurückgesetzt wird und die CF-Auflösung stattfindet. Der Auflösungsfaktor wird modelliert als:

$$ V_{\text{DIS}} = V_{\text{DIS-F}} \exp\left(\frac{-E_{a}}{k_{B}T}\right) $$ (18)

wobei E_a die Aktivierungsenergie, k_B die Boltzmann-Konstante, V_DIS-F ein Anpassungsparameter und V_DIS die Geschwindigkeit der CF-Grenze zur Symmetrieachse ist.

Der Widerstand des CF ist temperaturabhängig und wird beschrieben als:

$$ \varphi_{\text{CF}}(T) = \varphi_{\text{CF-RT}} \left[ 1 + C (T - T_{0}) \right] $$ (19)

wobei C der experimentell berechnete Temperaturkoeffizient des Widerstands und φ_CF-RT der Standard-CF-Widerstand bei Raumtemperatur ist.

COMSOL Multiphysics Software wird zur Lösung der gekoppelten Gleichungen für dieses RRAM-Modell aufgrund seiner Multiphysik-Fähigkeiten und der Fähigkeit, solche Simulationen zu handhaben, verwendet.

Bocquet Bipolares Modell

Das Bocquet bipolare Modell beschreibt bipolare oxidbasierte Widerstandsschaltspeicher mit einem physikbasierten Modellierungsansatz. Es beschreibt den Elektroforming-Prozess von RRAM-Bauelementen und nutzt einige Charakteristika des Bocquet unipolaren Modells, modifiziert diese jedoch signifikant gemäß den bipolaren Schaltcharakteristika. In diesem Modell ist der Radius des CF die interne Zustandsvariable, die die Schaltgeschwindigkeit effektiv steuert.

Um die Elektroforming-Stufe zu modellieren, nutzt das Bocquet bipolare Modell die Elektroforming-Rate (τ_Form), die den Mechanismus der Umwandlung von reinem Oxid in schaltbares Suboxid detailliert. Die Elektroforming-Stufe wird modelliert als:

$$ \tau_{\text{form}} = \tau_{\text{form}0} \exp\left(\frac{E_{a\text{Form}} - q \alpha_{s} V_{\text{cell}}}{k_{B} T}\right) $$ (20) $$ \frac{dr_{\text{CFmax}}}{dx} = \frac{r_{\text{work}} - r_{\text{CFmax}}}{\tau_{\text{form}}} $$ (21)

wobei E_aForm die Aktivierungsenergie für Elektroforming, τ_form0 die nominelle Forming-Rate, α_s der Ladungstransferkoeffizient, V_cell die zwischen oberer und unterer Elektrode angelegte Spannung, r_CF der CF-Radius, der von 0 bis r_CFmax variiert, q die Elementarladung, T die Bauelementtemperatur und k_B die Boltzmann-Konstante ist.

Die elektrochemische Redox-Reaktion, abgeleitet aus der Butler-Volmer-Gleichung, wird verwendet, um SET/RESET-Operation zu beschreiben als:

$$ \tau_{\text{Red}} = \tau_{\text{Redox}} \exp\left(\frac{E_{a} - q \alpha_{s} V_{\text{cell}}}{k_{B} T}\right) $$ (22) $$ \tau_{\text{Ox}} = \tau_{\text{Redox}} \exp\left(\frac{E_{a} + q (1 - \alpha_{s}) V_{\text{cell}}}{k_{B} T}\right) $$ (23)

Hier sind τ_Red und τ_Ox die Reduktions- und Oxidationsraten. τ_Redox ist die effektive Reaktionsrate unter Berücksichtigung sowohl von Reduktion als auch Oxidation.

Die Schaltgeschwindigkeit wird durch Kopplung der obigen beiden Gleichungen erhalten als:

$$ \frac{dr_{CF}}{dt} = \frac{r_{\text{CFmax}} - r_{\text{CF}}}{\tau_{\text{red}}} - \frac{r_{\text{CF}}}{\tau_{\text{Ox}}} $$ (24)

Das Bocquet bipolare Modell ist recht umfassend, da es Temperatureffekte einschließt. Die lokale Filamenttemperatur wird mittels Wärmegleichung gekoppelt (Gleichung 25), die Temperatur bei zylindrisch geformtem Filament in Gleichung (26). Die maximale Temperatur im CF bei x = 0, der Mitte des Filaments, ist in Gleichung (27) gegeben, und die äquivalente elektrische Leitfähigkeit im Arbeitsbereich (σ_eq) in Gleichung (28).

$$ \sigma_{x} F(x)^{2} = -k_{th} \frac{d^{2}T(x)}{dx^{2}} $$ (25) $$ T(x) = T_{\text{amb}} + \frac{V^{2}_{\text{cell}}}{2 L^{2}_{x} k_{th}} \left(\frac{L^{2}_{x}}{4} - x^{2}\right) \sigma_{eq} $$ (26) $$ T = T_{\text{amb}} + \frac{V^{2}_{\text{cell}}}{8 k_{th}} \sigma_{eq} $$ (27) $$ \sigma_{eq} = \sigma_{CF} \frac{r^{2}_{\text{CF}}}{r^{2}_{\text{work}}} - \sigma_{Ox} \frac{r^{2}_{\text{CFmax}} - r^{2}_{\text{CF}}}{r^{2}_{\text{work}}} $$ (28)

wobei σ_x die lokale elektrische Leitfähigkeit, F(x) das lokale elektrische Feld, σ_CF die elektrische Leitfähigkeit des leitenden Filaments, k_th die thermische Leitfähigkeit und T_amb die Umgebungstemperatur ist.

Es sei erwähnt, dass die Temperatur mit zunehmendem CF-Radius zunimmt, was zu einer selbstbeschleunigten Reaktion durch eine positive Rückkopplungsschleife führt. Die selbstbegrenzte Reaktion, auch als SOFT RESET bezeichnet, tritt hingegen aufgrund der Abnahme von Temperatur und CF-Radius während des RESET-Vorgangs auf.

Der Gesamtstrom in OxRRAM ist die Summe der Ströme im leitenden Bereich (I_CF), der Leitung durch schaltbares Suboxid (I_sub-oxid) und der Leitung durch ungeschaltetes reines Oxid (I_pristine). Der Gesamtstrom ist:

$$ I_{\text{cell}} = I_{\text{sub-oxid}} + I_{\text{CF}} + I_{\text{Pristine}} $$ (29) $$ I_{\text{CF}} = F \pi \sigma_{CF} r^{2}_{CF} $$ (30) $$ I_{\text{sub-oxid}} = F \pi \sigma_{Ox} (r^{2}_{\text{CFmax}} - r^{2}_{CF}) $$ (31) $$ I_{\text{Pristine}} = S_{\text{cell}} A F^{2} \exp\left(\frac{-B}{F}\right) $$ (32) $$ A = \frac{m_{e} q^{3}}{8 \pi h m^{ox}_{e} \phi_{b}} $$ (33)

Der Parameter B_e ist abhängig von der Metall-Oxid-Schrankenhöhe (ϕ_b) und gegeben als:

$$ \text{if } \phi_{b} \geq q L_{x} F: B_{e} = \frac{8 \pi \sqrt{2 m^{ox}_{e}}}{3 h q} \left[ \phi^{3/2}_{b} - (\phi_{b} - q L_{x} E)^{3/2} \right] $$ $$ \text{otherwise}, B_{e} = \frac{8 \pi \sqrt{2 m^{ox}_{e}}}{3 h q} \phi^{3/2}_{b} $$ (34)

wobei m_e und m^ox_e die effektiven Elektronenmassen in Kathode und Oxid sind, F = V_cell/L_x das elektrische Feld über der aktiven Schicht, h die Planck-Konstante und S_cell der Querschnitt der RRAM-Zelle.

Diskrete Lösungen sind erforderlich, um das Modell in einem elektrischen Simulator zu implementieren. Das Modell berücksichtigt diesen Aspekt gut, was es für Simulationen mit elektrischen Schaltungen geeignet macht. Es implementiert Gleichungen im Eldo-Schaltungssimulator. Die diskreten Lösungen sind gegeben als:

$$ r_{\text{CFmax}_{i+1}} = (r_{\text{CFmax}_{i}} - r_{\text{work}}) e^{-\Delta t / \tau_{\text{form}}} + r_{\text{work}} $$ (35) $$ r_{CF_{i+1}} = \left( r_{CF_{i}} - r_{\text{CFmax}_{i}} \frac{\tau_{eq}}{\tau_{\text{Red}}} \right) e^{-\Delta t / \tau_{eq}} + r_{\text{CFmax}_{i}} \frac{\tau_{eq}}{\tau_{\text{Red}}} $$ (36) $$ \text{wo } \tau_{eq} = \frac{\tau_{\text{Red}} \times \tau_{\text{Ox}}}{\tau_{\text{Red}} + \tau_{\text{Ox}}} $$ (37)

Dieses Modell wurde gegen elektrische Charakterisierung eines HfO₂-basierten Systems verifiziert. Ein wichtiges Merkmal ist, dass es Bauelement-zu-Bauelement-Variabilität effektiv berücksichtigen kann. Eine der Hauptbeschränkungen ist das Fehlen eines Strom- oder Spannungsschwellwerts.

Dieser Abschnitt stellt detailliert verschiedene Charakteristika und Merkmale der RRAM-Modelle vor. Eine vergleichende Analyse der in dieser Arbeit diskutierten RRAM-Modelle ist in Tabelle 5 dargestellt.

Anwendungen von RRAM

RRAM gilt als einer der herausragenden Kandidaten unter den neuen Speichertechnologien, der das Potenzial hat, die Speicherhierarchie zu reformieren, primär aufgrund seiner hohen Geschwindigkeit, der Fähigkeit zur nicht-flüchtigen Datenspeicherung, erhöhter Speicherdichte und Logikrechenfunktion. Die verschiedenen neuartigen Anwendungen von RRAM werden in diesem Abschnitt diskutiert.

Nicht-flüchtige Logik

In einem Computersystem mit von-Neumann-Architektur werden Instruktionscodes und Daten über Busse zwischen verschiedenen Einheiten übertragen, da Rechen- und Speichereinheit getrennt sind. Dieser Datentransfer führt zu erhöhtem Energieverbrauch und Zeitverzögerung, allgemein als „von-Neumann-Flaschenhals“ bezeichnet. Zur Reduzierung dieses Flaschenhalses wird ein Rechenprozess vorgeschlagen, der RRAM-Crossbar-Arrays nutzt, der Speicher- und Rechenoperationen im selben Kern vereint. Zudem sind die zweipolige kompakte Bauelementstruktur von RRAM und seine 4F²-Array-Architektur für hohe Integrationsdichte und niedrige Kosten sehr vorteilhaft. Beispielsweise erfordern einfache Boolesche Logikfunktionen wie „NOT“, „AND“ und „OR“ mehrere Transistoren, wobei jeder Transistor 8–10 F² Fläche beansprucht. Diese Logikfunktionen können durch zwei oder drei RRAM-Zellen realisiert werden, was eine Gesamtfläche von nur ca. 10 F² ergibt.

Bisher wurden mehrere Methoden für die Realisierung Boolescher Logikfunktionen vorgeschlagen. Boolesches Rechnen ist im Vergleich zu nicht-booleschen Paradigmen wie neuromorphem Rechnen und Quantenrechnen deutlich etablierter. Daher können Energie- und Kosteneffizienz von CPU oder MCU gesteigert werden, ohne neue Algorithmen oder Software entwickeln zu müssen, obwohl es noch an technischen Lösungen fehlt, wie komplexe Rechenaufgaben in einem Crossbar-Array implementiert werden können. Daher konzentriert sich die meiste Forschung bisher auf die Demonstration grundlegender Logikebenen, da die Implementierung einer gesamten Recheneinheit mit RRAM-Array sehr komplex wird.

Neuromorphes Rechnen

Um den von-Neumann-Flaschenhals zu überwinden, ist hirninspiriertes neuromorphes Rechnen ein effektiver Weg, der vielversprechendes Potenzial in einer Vielzahl komplexer und kognitiver Aufgaben wie visueller/auditiver Erkennung, autonomem Fahren und Echtzeit-Big-Data-Analytik gezeigt hat. Im Vergleich zu CMOS-basierten neuromorphen Netzwerken bietet neuromorphes Rechnen auf Basis von RRAM-Arrays Vorteile hinsichtlich On-Chip-Gewichtsspeicherung, Online-Training und Skalierung auf deutlich größere Array-Größen. Zudem verbessert sich die Verarbeitungsgeschwindigkeit von RRAM um drei Größenordnungen, während der Stromverbrauch um vier Größenordnungen sinkt.

Für die Realisierung hardware-implementierter neuromorpher Rechenparadigmen werden zwei Methoden vorgeschlagen: Eine Strategie ahmt die Struktur und den Funktionsmechanismus biologischer neuronaler Netze nach, die andere beschleunigt bestehende künstliche neuronale Netzwerk-Algorithmen (ANN). In einem neuronalen Netz überträgt eine Synapse Spikes zwischen verschiedenen Neuronen und speichert Informationen über die Übertragungsgewichte. Die Gewichtsinformationen können durch bestimmte Lernregeln wie Spike-Time-Dependent Plasticity (STDP) und Spike-Rate-Dependent Plasticity (SRDP) erworben werden. Obwohl einige Arbeiten versucht haben, solche Lernregeln auf RRAM-Bauelemente zu emulieren, ist es jedoch sehr kompliziert, solche bioinspirierten Lernregeln auf komplexe Aufgaben zu erweitern, da der theoretische Algorithmus noch fehlt.

Ein praktikabler Ansatz ist das direkte Abbilden eines ANN auf ein RRAM-basiertes neuromorphes Netzwerk. Einige fortgeschrittene Aufgaben wie Muster- und Spracherkennung wurden basierend auf dieser Methode demonstriert. Obwohl vielversprechend, ist die RRAM-basierte Synapse noch weit von einer Anwendung entfernt, da verschiedene Aspekte wie Materialoptimierung, Variationsunterdrückung, Steuerkreisentwurf, Architektur und Algorithmenentwurf für analoges Rechnen effektiv adressiert werden müssen.

Sicherheitsanwendungen

Der Sicherheitsaspekt ist mit der rasanten Entwicklung im Bereich Informationstechnologie stärker in den Fokus gerückt; somit besteht Bedarf an hardwarebasierten sicherheitsintegrierten Schaltungen. Im Gegensatz zu Sicherheitschips auf CMOS-Basis, die die zufällige Natur des Halbleiterfertigungsprozesses ausnutzen, sind Sicherheitschips auf RRAM-Basis robuster gegen Angriffe verschiedener Art aufgrund ihrer vollständig zufälligen Schaltmechanismen. Für Sicherheitsanwendungen ist eine größere Variation von RRAM-Bauelementparametern wie RTN, Widerstandsvariationen und probabilistisches Schalten wünschenswert, was sich deutlich von Speicheranwendungen unterscheidet, die einen geringeren Variationsgrad unter zahlreichen Parametern erfordern.

Eine neuartige Sicherheitsfunktion, allgemein als Physical Unclonable Function (PUF) bezeichnet, basierend auf RRAM, wird für Geräteauthentifizierung (starker PUF) und Schlüsselerzeugung (schwacher PUF) vorgeschlagen. Für starke PUF werden signifikant mehr Eingabe-Ausgabe-Paare (Challenge-Response-Paare, CRP) benötigt, während für schwache PUF nur eine kleine Anzahl an CRPs extrem hoher Zuverlässigkeit erforderlich ist. Obwohl RRAM-basierte PUFs bemerkenswerte Leistung demonstriert haben, sind dennoch weitere praktische Demonstrationen und Evaluierungen erforderlich, um die Reife dieses neuen Primitiven im Bereich Hardwaresicherheit zu erarbeiten.

Nicht-flüchtiges SRAM

Flüchtige Speichertechnologien wie SRAM und DRAM können über die Hälfte der statischen Leistung in aktuellen mobilen SoC-Chips verbrauchen. Um schnelle parallele Speicheroperationen, reduzierte Fläche und niedrigen Energieverbrauch zu erreichen, wurde RRAM-basiertes nicht-flüchtiges SRAM (nvSRAM) vorgeschlagen, in dem zwei RRAM-Zellen auf acht Transistoren gestapelt sind, was eine 8T2R-Struktur bildet. Zudem wurden kürzlich nicht-flüchtige ternäre inhaltsadressierbare Speicher (TCAM) mit 4T2R-Zellenstruktur und nicht-flüchtige Flip-Flops mit reduzierter Stresszeit und Schreibleistung basierend auf RRAM demonstriert.

Herausforderungen und Zukunftsaussichten

In den letzten Jahren ist die Forschung im Bereich neuer Speichertechnologien stark gewachsen, und mehrere RRAM-Prototypen wurden entwickelt, die das Potenzial für hochgeschwindige, niedrigenergetische eingebettete Speicheranwendungen demonstrieren. RRAM ist eine der vielversprechendsten Speichertechnologien aufgrund der Vorteile einfacher Struktur, Kompatibilität mit bestehender CMOS-Technologie, guter Schaltgeschwindigkeit und Fähigkeit, auf kleinste Dimensionen zu skalieren. Tatsächlich hat Flash-Speichertechnologie derzeit Schwierigkeiten, auf kleinere Dimensionen zu skalieren, sodass RRAM als potenzieller Ersatz insbesondere für schnelle Operationen und mittlere Speicherdichte-Anwendungen auftritt.

Einer der kritischsten Aspekte, der gründlich untersucht werden muss, ist die Zuverlässigkeit von RRAM. Ein Mechanismus muss entwickelt werden, um den Betriebsausfall des Bauelements zu detektieren. Auch das Design von Schaltungen, z. B. ein Test-Element-Group (TEG) Design für robustes Signal-Sensing, ist eine der kritischen Herausforderungen für das Aufkommen von RRAM-Bauelementen. Um hochdichten Speicherbetrieb in RRAM zu erreichen, ist der 1D1R-Betrieb essenziell. Dies kann durch Betrieb des RRAM-Bauelements im unipolaren Modus realisiert werden. Im unipolaren Betrieb wird jedoch ein höherer Strom für den RESET-Prozess benötigt als im bipolaren Betrieb, da thermische Effekte eine signifikante Rolle im unipolaren RESET-Prozess spielen. Daher müssen für die Realisierung eines hochdichten 1D1R RRAM-Arrays die thermischen Effekte sowohl innerhalb als auch außerhalb eines Speicherelements berücksichtigt werden. Bisher hat keine Technologie in einem einzelnen RRAM-Bauelement gleichzeitig schnelles Schalten, niedrigen Stromverbrauch und stabilen Betrieb berichtet. Obwohl die Ausdauer von RRAM mit 10¹² berichtet wurde, ist dies noch nicht ausreichend, um DRAM zu ersetzen. RRAM besitzt die für DRAM-Ersatz ausreichende Schaltgeschwindigkeit, und die Materialien für die RRAM-Fertigung sind denen von DRAM sehr ähnlich; es bleibt eine kritische Herausforderung, die Ausdauereigenschaften von RRAM zu verbessern. Zur Verbesserung der Ausdauer ist es notwendig, die Sauerstoffbewegung zwischen Elektrode und Oxidschicht an der Grenzfläche zu kontrollieren. Es wird vorgeschlagen, eine zweite Metallschicht an der Grenzfläche einzufügen, die leicht oxidiert werden kann und als Sauerstoffreservoir fungiert, um zu verhindern, dass Sauerstoff während des Widerstandsschaltens in die Elektrode eindringt. Die kritischste Herausforderung, die die RRAM-Entwicklung bisher behindert, ist das richtige Verständnis des Bauelement-Schaltmechanismus, der seit langem von Forschern weltweit diskutiert wird. Der inkonsistente Schaltmechanismus verschiedener berichteter RRAM-Bauelemente wird auf Variationen im Fertigungsprozess zurückgeführt; daher sind in Zukunft rigorosere Analysen erforderlich, um ein besseres Verständnis des Schaltmechanismus von RRAM-Bauelementen zu erlangen. Die genannten Probleme müssen effektiv gelöst werden, bevor RRAM in zukünftigen Speicheranwendungen implementiert wird. Obwohl RRAM für neuromorphe Berechnungen sehr attraktiv ist, liegt die größte Hürde für die Industrialisierung von RRAM in der Fähigkeit, Variabilitätsprobleme nicht nur bei nominalen Betriebsbedingungen, sondern auch bei hohen Temperaturen zu bewältigen, bevor sie in einer Vielzahl von Anwendungen eingesetzt werden können.

Schlussfolgerung

Dieser Übersichtsartikel bietet eine kurze Einführung in den Fortschritt der Speicherarchitektur, aktuelle Trends und Limitationen, während er wertvolle Einblicke in das Feld der neuen Speichertechnologien gibt. Eine detaillierte Diskussion, die die Bedeutung von RRAM, seine Struktur, Funktionsmechanismus und Klassifizierung hervorhebt, wurde präsentiert. Die wichtigsten Leistungsparameter und ihre Auswirkungen auf den RRAM-Betrieb wurden im aktuellen Manuskript detailliert beschrieben. Eine ausführliche Studie zur MLC-Fähigkeit von RRAM samt Methodik wurde vorgestellt. Das Manuskript diskutiert auch die wichtigen Merkmale der weit verbreiteten RRAM-Modelle. Die Implementierung von RRAM für verschiedene wichtige Anwendungen wie nicht-flüchtige Logik, neuromorphes Rechnen, Sicherheit und nicht-flüchtiges SRAM wurde hervorgehoben. Obwohl bedeutende Erfolge in der RRAM-Technologie erzielt wurden, ist weitere Arbeit nötig, da RRAM noch unter verschiedenen Herausforderungen leidet, wie hohem Betriebsstrom, niedrigeren Widerstandsverhältnissen und Zuverlässigkeitsproblemen. Weitere Forschungsanstrengungen sollten darauf abzielen, Methoden für schnelleres Programmieren/Löschen, geringeren Stromverbrauch, Erhöhung der Speicherdichte durch Implementierung von Mehrpegel-Speicherfähigkeit und Verbesserung des Fertigungsprozesses für erhöhte Uniformität zu entwickeln. Zudem sollte der Fokus verstärkt auf die Nutzung von RRAM in eingebetteten Speicher- und nicht-flüchtigen Logikanwendungen gelegt werden, da Durchbrüche in diesen Bereichen weitaus spannender und signifikanter sind. Mit fortgesetzter Arbeit und Verbesserungen ist es unausweichlich, dass RRAM-Bauelemente eine herausragende Technologie für zukünftige nicht-flüchtige Speicheranwendungen sein werden.

Verfügbarkeit von Daten und Materialien

Nicht anwendbar.

Abkürzungen

RRAM:

Resistive random access memory

MLC:

Multilevel cell

RTN:

Random telegraph noise

DRAM:

Dynamic random access memory

SRAM:

Static random access memory

PCM:

Phase change memory

STT-MRAM:

Spin-transfer torque resistive random access memory

LRS:

Low resistance state

HRS:

High resistance state

MTJ:

Magnetic tunneling junction

MIM:

Metal-insulator-metal

MoM:

Metal-oxide-metal

PLD:

Pulse laser deposition

ALD:

Atomic layer deposition

V_set:

Set voltage

V_reset:

Reset voltage

V_f:

Forming voltage

I_CC:

Compliance current

CBRRAM:

Conductive bridge resistive random access memory

OxRRAM:

Oxygen vacancies resistive random access memory

ECM:

Electrochemical metallization memory

VCM:

Valence change memory

CF:

Conductive filament

BE:

Bottom electrode

TEM:

Transmission electron microscopy

I-V:

Current-voltage

1T-1R:

1-Transistor 1-RRAM

ANN:

Artificial neural network

STDP:

Spike-time-dependent plasticity

SRDP:

Spike-rate-dependent plasticity

PUF:

Physical unclonable function

CRP:

Challenge-response-pair

nvSRAM:

Non-volatile SRAM

TCAM:

Ternary content addressable memory

TEG:

Test element group