Optimierung der Germanium-pMOSFET-Leistung mit ZrO₂-Dielektrika: Die Rolle von Post-Metall- und Post-Depositions-Glühen

Zusammenfassung

Diese Studie untersucht, wie Post-Metall-Annealing (PMA) und Post-Depositions-Annealing (PDA) die elektrische Leistung von Germanium-p-Typ-MOSFETs (pMOSFETs) mit ZrO₂-Gate-Dielektrikum beeinflussen. Geräte ohne PDA zeigen progressive Verbesserungen im Ein-Zustandsstrom (I_ON), Subthreshold Swing (SS) und kapazitivem Äquivalentdicke (CET) bei Erhöhung der PMA-Temperatur von 350 °C auf 500 °C. Die Kristallisation von ZrO₂ bei höheren PMA-Temperaturen erhöht dessen Permittivität und verringert die Grenzflächenzustandsdichte (D_it), was zu niedrigerem CET und höherer effektiver Lochbeweglichkeit (μ_eff) führt. Im Gegensatz dazu erreichen Geräte mit PDA-Schritt bei 400 °C ein kleineres CET und steileren SS, doch ihre μ_eff ist niedriger als bei Geräten ohne PDA.

Hintergrund

Germanium (Ge) wird zunehmend als hochbeweglicher p-Kanal-Material für nächste CMOS-Generationen anerkannt, da es Lochbeweglichkeiten bietet, die Silizium deutlich übertreffen [1–3]. Um diesen Vorteil voll auszuschöpfen, sind ein Gate-Dielektrikum von überlegener Qualität und robuste Oberflächenpassivierung essenziell für hohe effektive Trägerbeweglichkeiten (μ_eff) und Treiberströme in Ge-Transistoren [4–7]. Mehrere High-k-Dielektrika – HfO₂, ZrO₂, La₂O₃ und Y₂O₃ – wurden erforscht, um die kapazitive Äquivalentdicke (CET) unter 1 nm zu senken. Darunter sticht ZrO₂ aufgrund seiner hohen Dielektrizitätskonstante (κ ≈ 28–30 in kristalliner Phase) und exzellenter Grenzflächenqualität mit Ge hervor [12–14]. Die Kristallisation von ZrO₂ senkt nachweislich CET und steigert μ_eff [15, 16], doch der Einfluss verschiedener Annealing-Pfade auf die Geräteleistung bleibt unterstudiert. Diese Arbeit untersucht, wie PMA und PDA Ge-pMOSFETs mit ZrO₂-Dielektrika beeinflussen, und zeigt, dass höhere PMA-Temperaturen μ_eff markant steigern und CET senken.

Methoden

Der Fertigungsablauf von Ge-pMOSFETs mit ZrO₂-Dielektrika ist in Abbildung 1a illustriert. Geräte wurden auf n-Typ Ge(001)-Wafern (0,088–0,14 Ω·cm) gezüchtet. Nach sequenzieller HF (1:50) Reinigung und DI-Spülung traten die Wafer in eine ALD-Kammer ein. Ein Ozon-Post-Oxidations-Schritt (OPO) – Abscheidung einer 1-nm Al₂O₃-Schicht bei 300 °C gefolgt von 15 min in-situ OPO – lieferte Oberflächenpassivierung. Anschließend wurde eine 5-nm ZrO₂-Schicht bei 250 °C mittels TDMAZr und H₂O-Vorläufen abgeschieden, wobei die Zr-Quelle auf 85 °C erhitzt wurde. Ausgewählte Proben durchliefen PDA bei 400 °C für 60 s in einem Rapid-Thermal-Annealer (Wafer II); die übrigen Wafer dienten als No-PDA-Gruppe (Wafer I). Ein 100-nm TaN-Gate wurde gesputtert, strukturiert und geätzt. Source/Drain-Bereiche wurden durch BF₂⁺-Implantation (30 keV, 1 × 10¹⁵ cm^-2) gebildet, gefolgt von 15-nm Ni-Kontakten via Lift-off. Schließlich wurde PMA bei 350, 400, 450 und 500 °C für 30 s durchgeführt, um Dotierstoffe zu aktivieren und die Metallisierung abzuschließen.

a Fertigungsablauf für Ge-pMOSFETs mit ZrO₂. b SEM-Bild eines fertigen Transistors. c XTEM-Querschnitt zeigt Gate-Stack und Source/Drain. d HRTEM eines bei 400 °C geglühten Geräts. e HRTEM eines bei 500 °C geglühten Geräts.

Abbildung 1b zeigt eine SEM-Ansicht eines typischen Geräts, während Abbildung 1c den XTEM-Querschnitt mit Gate, Dielektrikum und Source/Drain-Bereichen darstellt. Abbildungen 1d und 1e zeigen, dass die ZrO₂-Schicht nach PMA bei 500 °C vollständig kristallisiert ist, mit einer Al₂O₃-Grenzschichtdicke von ≈ 0,7 nm.

Ergebnisse und Diskussion

Abbildung 2 zeigt die Inversionskapazität (C_inv) versus Gate-Spannung (V_GS) gemessen bei 300 kHz für Geräte auf Wafer I. Extrahierte CET-Werte betragen 1,95, 1,80, 1,67 und 1,52 nm für PMA-Temperaturen von 350, 400, 450 und 500 °C. Die CET-Reduktion bei höheren PMA wird der ZrO₂-Kristallisation zugeschrieben, die κ von ~20–23 (amorph) auf ~28–30 (kristallin) erhöht und die Bulk-Fallen-Dichte senkt. Dieser Verschiebung der C-V-Kurven bestätigt verbesserte Dielektrikumsqualität.

Inversions-C_inv–V_GS-Kurven für Ge-pMOSFETs auf Wafer I mit PMA bei 350, 400, 450 und 500 °C.

Abbildung 3a präsentiert Transferkennlinien und Gate-Leckstrom (I_G) für die Geräte auf Wafer I. Alle Transistoren haben L_G = 4 µm und W = 100 µm. Gate-Leckstrom bleibt für alle PMA-Temperaturen unter dem Drainstrom. Bemerkenswert erreicht das bei 500 °C geglühte Gerät ein I_ON/I_OFF-Verhältnis > 10⁴. Abbildung 3b zeigt I_D–V_DS-Kurven bei verschiedenen Übersteuerungen (|V_GS – V_TH|). Im Vergleich zu 350 °C weist das 500 °C-Gerät 47 % und 118 % höhere Treiberströme bei V_DS = –1,0 V und |V_GS – V_TH| = 0,8 V auf. Abbildung 3c fasst I_ON-Statistiken bei V_DS = –0,5 V und |V_GS – V_TH| = –1 V zusammen und bestätigt, dass 500 °C Annealing überlegene Ein-Zustands-Leistung durch reduzierten Source/Drain-Widerstand, niedrigeres CET und höhere μ_eff liefert.

a I_D, I_S und I_G vs. V_GS für Geräte geglüht bei 350, 400, 450 und 500 °C. b I_D–V_DS-Kurven bei verschiedenen Übersteuerungen. c 500 °C-Gerät zeigt höchsten I_ON.

Abbildung 4 stellt statistische Plots von Midgap D_it, SS und V_TH für verschiedene PMA-Temperaturen dar. Extrahierte D_it-Werte (via Maximum-Leitfähigkeitsmethode) betragen 1,3 × 10¹³, 9,5 × 10¹², 9,2 × 10¹² und 6,3 × 10¹² cm^-2 eV^-1 für 350, 400, 450 und 500 °C. Das 500 °C-Gerät demonstriert den steilsten SS aufgrund kleinster D_it und CET. Obwohl D_it und SS über den besten berichteten Ge-Transistoren liegen, könnte weitere Optimierung des OPO-Prozesses (Al₂O₃-Dicke, Oxidationstemperatur, Dauer) zusätzliche Verbesserungen bringen. V_TH verschiebt sich positiv mit steigender PMA-Temperatur, reflektierend reduziertes CET und D_it. Insgesamt wird optimale elektrische Leistung mit PMA bei 500 °C erreicht.

Vergleich von a Midgap D_it, b SS und c V_TH für Geräte geglüht bei 350, 400, 450 und 500 °C.

Effektive Lochbeweglichkeit (μ_eff) wird mittels ΔR_tot/ΔL_G-Methode [18] über Geräte mit L_G von 1,5 bis 9 µm extrahiert. Abbildung 5a zeigt R_tot versus L_G bei |V_GS – V_TH| = –1 V und V_DS = –0,05 V; die entsprechenden R_SD-Werte betragen 7,85, 7,15, 6,10 und 4,35 kΩ·µm für 350, 400, 450 und 500 °C, was verbesserte Dotierstoffaktivierung bei höheren PMA-Temperaturen anzeigt. Die Steigung ΔR_tot/ΔL_G ist für das 500 °C-Gerät am kleinsten, was eine Spitzen-μ_eff von 384 cm² V^-1 s^-1 ergibt – 31 % höher als das 400 °C-Gegenstück. Bei hohen Inversionsladungsdichten (Q_inv ≈ 1 × 10¹³ cm^-2) behält das 500 °C-Gerät überlegene Beweglichkeit. Kristallines ZrO₂ reduziert Bulk-Fallen-Dichte, minimiert ferngesteuerte Coulomb-Streuung, und die glattere ZrO₂/Ge-Grenzfläche verringert Oberflächenrauheits-Streuung, was die Spitzenbeweglichkeit zu höheren Q_inv verschiebt.

a R_tot vs. L_G bei |V_GS – V_TH| = –1 V und V_DS = –0,05 V für Geräte mit verschiedenen PMA-Temperaturen. b μ_eff vs. Q_inv, hervorgehoben der Peak bei 500 °C.

Als Nächstes untersuchen wir den Einfluss von PDA auf Geräteeigenschaften. Abbildung 6 vergleicht C_inv–V_GS für Geräte auf Wafer I (kein PDA) und Wafer II (PDA bei 400 °C) geglüht bei 400 °C. Das PDA-Gerät zeigt ein markant niedrigeres CET (1,29 nm vs. 1,80 nm). Abbildung 7a zeigt, dass PDA den Gate-Leckstrom erhöht, wahrscheinlich aufgrund des reduzierten CET. Jedoch liefert das Gerät ohne PDA einen 24 % höheren Treiberstrom bei gleicher Übersteuerung (–0,8 V) im Sättigungsbereich, wie Abbildung 7b illustriert.

C_inv–V_GS-Plots für Geräte auf Wafer I und II geglüht bei 400 °C.

a I_D, I_S und I_G vs. V_GS für Geräte auf Wafer I und II (400 °C PMA). b I_D–V_DS-Kurven bei verschiedenen Übersteuerungen.

Abbildung 8 fasst statistische Ergebnisse von D_it, SS und V_TH für Geräte mit und ohne PDA zusammen. Das PDA-Gerät zeigt niedrigeres D_it und einen mittleren SS von 142 mV/Dekade, was eine verbesserte ZrO₂/Ge-Grenzfläche anzeigt. V_TH unterscheidet sich zwischen den Gruppen, reflektierend Variationen in Fallendichte nahe der Bandlücke.

Vergleich von a D_it, b SS und c V_TH für Geräte auf Wafer I und II geglüht bei 400 °C.

Abbildung 9 zeigt R_tot vs. L_G für die 400 °C PMA-Geräte. R_SD beträgt 7,15 kΩ·µm (kein PDA) und 7,30 kΩ·µm (PDA). Das PDA-Gerät weist eine Spitzen-μ_eff von 211 cm² V^-1 s^-1 auf, niedriger als das 400 °C No-PDA-Gerät. Die reduzierte Beweglichkeit wird auf verstärkte ferngesteuerte Coulomb-Streuung von Festladungen im ZrO₂-Dielektrikum zurückgeführt.

a R_tot vs. L_G für Wafer I und II (400 °C PMA). b μ_eff vs. Q_inv für Geräte mit und ohne PDA.

Schlussfolgerungen

Wir haben systematisch untersucht, wie PMA und PDA Ge-pMOSFETs mit ZrO₂-Dielektrika beeinflussen. Die Kristallisation des ZrO₂-Gate-Dielektrikums, erreicht durch PMA bei 500 °C, senkt CET substanzial und steigert die Lochbeweglichkeit – ergibend eine Spitzen-μ_eff von 384 cm² V^-1 s^-1 und erhöhten Treiberstrom. Während ein PDA-Schritt bei 400 °C CET und D_it weiter reduziert, beeinträchtigt er die Beweglichkeit und erhöht Leckstrom im Vergleich zu Geräten ohne PDA. Somit ist hochtemperatur-PMA ohne PDA der bevorzugte Weg zur Optimierung der Ge-pMOSFET-Leistung.

Verfügbarkeit von Daten und Materialien

Die Datensätze, die die Schlussfolgerungen dieses Artikels stützen, sind im Artikel enthalten.

Abkürzungen

ALD:

Atomlagenabscheidung

BF₂⁺:

Borfen-Ion

CET:

Kapazitiv-äquivalente Dicke

Ge:

Germanium

HF:

Flusssäure

HRTEM:

Hochauflösendes Transmissionselektronenmikroskop

IL:

Grenzschicht

MOSFETs:

Metall-Oxid-Halbleiter-Feldeffekttransistoren

Ni:

Nickel

PDA:

Post-Depositions-Annealing

PMA:

Post-Metall-Annealing

SS:

Subthreshold Swing

TaN:

Tantalnitrid

TDMAZr:

Tetrakis(dimethylamido)zirconium

ZrO₂:

Zirconiumdioxid

μ_eff:

Effektive Trägerbeweglichkeit