View the RTOS Revealed series Dieser Artikel setzt den Blick auf Semaphores fort. Semaphore Utility Services Nucleus RTOS bietet vier API Calls, die essenzielle Utilities für Semaphore Management bereitstellen: Reset eines Semaphores, Retrieval detaillierter Semaphore Information, Zählen der Gesamt

View the RTOS Revealed series Mailboxes wurden in einem früheren Artikel als einer der unkompliziertesten Inter-Task Communication Mechanismen in Nucleus SE eingeführt – direkt nach Signals. Sie bieten einen Low-Cost, hochflexiblen Weg, einfache Daten zwischen Tasks zu transferieren. Mailboxes nutze

Seit seinem Debüt 2011 ist die ARMv8 Architektur in mobilen Geräten allgegenwärtig geworden. Prognosen von ARM Limiteds CEO projizierten, dass ARMv8 Prozessoren bis 2020 bis zu 25 % des globalen Marktes erobern würden. Natürlich folgte Software Support, indem er Features und Prinzipien des lang etab

Editors Note: Max sucht aktiv Vorschläge für elektronische Rechner und Solver, um EEWebs Toolkit zu erweitern. Lassen Sie uns wissen, welche Tools Ihrer Meinung nach einen Platz auf unserer kuratierten Liste verdienen. Gelegentlich erleuchtet ein heller Funke der Inspiration den Tag – heute ist kein

Als jemand, der sowohl eine Reihe von Crowdfunding-Projekten gestartet als auch unterstützt hat, erhalte ich häufig Anfragen von Creators, die ihre Prototypen streamlinen wollen. Eine solche Nachricht kam von Forrest Bao, der ein Open-Source-Projekt ankündigte, das verspricht, die Notwendigkeit von

Da High-Speed Analog-Digital-Wandler (ADCs) in Sampling Rate gestiegen sind, hat sich auch das Problem von Code Errors – auch als Sparkle Codes bekannt – in den ADC-Ausgabedaten verschärft. Ein Code Error ist definiert als ein Fehler im Ausgabe-Code eines ADC, der einen definierten Threshold überste

In meinem vorherigen Artikel „Arm Cortex-M Low-Power Mode Fundamentals“ skizzierte ich die grundlegenden Low-Power-States, die auf jedem Cortex-M Prozessor verfügbar sind, und wie man WFI und WFE Instruktionen nutzt, um in Sleep einzutreten. Die nächste logische Frage ist: Wie werden diese Modes auf

Power ist der größte Kostentreiber im Halbleiter-Design. Ein Chip, der mehr Energie verbraucht, erfordert größere, teurere Batterien für portable Devices, höherwertige Kühlungslösungen und robustere Power-Distribution-Systeme. Diese zusätzlichen Komponenten treiben Manufacturing-Kosten, schrumpfen P

Heutige Elektronik verlangt kompakte, Low-Power-Pakete, die Signalverarbeitung, Sensoren, Imaging und Power Management integrieren – alles in zunehmend engeren Dimensionen und manchmal auf flexiblen Substraten. Diese Anforderungen fordern traditionelle starre PCBs heraus und drängen Designer zu neue

Seit Anbeginn des Elektronik-Designs sind Bugs unvermeidlich, und Debugging ist die essenzielle Disziplin, um Fehler und Irrtümer zu ringen und zu bestimmen, wer obsiegt – und wie gründlich. Debugging-Technologie hat sich so faszinierend entwickelt wie die Designs, die sie unterstützt. Von einfachen

In modernen VLSI-Designs ist ein zuverlässiger Reset-Mechanismus essenziell für die Etablierung eines bekannten Start-up-Zustands. Dieser Artikel untersucht die Koordinationsherausforderungen zwischen asynchronen Resets und synchronen Clocks und präsentiert bewährte Strategien für sowohl ASIC- als a

Einführung Asynchrone Resets sind die erste Verteidigungslinie in VLSI-Schaltungen und stellen sicher, dass alle synchronen Logikbausteine nach Power-Up von einem bekannten Zustand starten. Wenn die Freigabe des Reset-Signals nicht sorgfältig mit den Clock-Domains koordiniert wird, können Designer a

Es gibt eine Vielzahl von Echtzeit-Betriebssystemen (RTOS) online (siehe kuratierte Liste hier). Leider sind viele dieser Projekte mittlerweile aufgegeben oder nicht mehr gewartet. Von den wenigen, die aktiv bleiben, zielen die meisten auf einen einzelnen Mikrocontroller oder eine enge Chip-Familie

Kürzlich leitete Brian Bailey einen Roundtable, der im zweiteiligen Artikel Supporting CPUs + FPGAs mündete. Experten diskutierten die sich wandelnde Realität von Systemen, die FPGAs mit CPUs verschmelzen, und beleuchteten, wie neue Design-Flows Software-Entwicklern ermöglichen, CPU-plus-FPGA-Plattf

Seit mehr als einem Jahrzehnt verfolge ich Achronix Entwicklung – von bahnbrechenden asynchronen FPGA-Fabrics bis zu heutigen hochmodernen Embedded-Lösungen, die Performance liefern, die einem 2-GHz-synchronen Gerät rivalisiert, jedoch mit weit breiterem Anwendungsspektrum. 2013 brachte Achronix die

Hearables und True-Wireless-Stereo-Earbuds gewinnen rasant an Bedeutung, doch ihr volles Potenzial bleibt weitgehend ungenutzt. Diese kompakten Geräte versprechen, unsere Interaktion mit der Umwelt neu zu definieren – mit verbesserter Hörwahrnehmung, reichhaltigerem Genuss und mehr Sicherheit im All

Hinweis der Redaktion: Wireless-PCB-Design kann selbst die besten Pläne vereiteln, wenn die RF-Feedline nicht korrekt ausgelegt ist. Dieser Artikel, adaptiert von EEWeb, zeigt, wie Ariras Signal-Integrity-Gruppe eine 5-GHz-geerdete Coplanar-Waveguide (GCPW) mit ca. 38 Ω Impedanz – weit unter dem Zie

In den letzten Jahren haben Durchbrüche in der automatischen Spracherkennung (ASR) Sprache von einer Spielerei zur primären Schnittstelle für unzählige Geräte gemacht. IEEE Spectrum kürte 2017 zum „Jahr der Spracherkennung“, und ZDNet berichtete von der CES, dass Sprache die nächste große Computer-S

Im Laufe meiner Karriere habe ich zahlreiche FPGA-Lösungen für ein breites Anwendungsspektrum entworfen. Leider musste ich auch mehrere Projekte retten, die aus dem Ruder gelaufen waren. Obwohl jedes Fallbeispiel unterschiedliche Anwendungen und Teams betraf, zeigte sich ein wiederkehrendes Muster:

5G – die fünfte Generation mobiler Netzwerke – bewegt sich rasant von Konzept zu Realität. Während initiale Deployments 2020 begannen, evolvieren Standards noch, und viele Spezifikationen bleiben im Fluss. Aber was genau verspricht 5G? Die NGMN Alliance umreißt mehrere Key Performance Indicators, di