Nanokristall-eingebetteter Isolator FeFETs: Ultradünne ferroelektrische Gates für Low-Voltage-Logik und robusten nicht-flüchtigen Speicher

Zusammenfassung

Wir stellen einen neuartigen ferroelektrischen Feldeffekttransistor (FeFET) vor, der Nanokristall-eingebettete Isolator-Technologie (NEI) nutzt und ein bemerkenswert dünnes, vereinheitlichtes ferroelektrisches/dielectrices (FE/DE) Gate-Stack ermöglicht. Diese Architektur liefert Low-Voltage-Logikbetrieb und ein nicht-flüchtiges Speicherfenster (NVM) von über 1 V, selbst bei einer Gesamtdicke von nur 3,6 nm. Das ferroelektrische Verhalten von orthorhombischen ZrO₂-Nanokristallen, dispergiert in einer amorphen Al₂O₃-Matrix, wird durch Polarisation-Spannungs-Hysterese, Piezoresponse-Kraftmikroskopie und elektrische Charakterisierung bestätigt. Wir untersuchen auch die Temperaturabhängigkeit und Ausdauer des NEI-basierten Negative-Kapazitäts-FET (NCFET), wobei stabiler Betrieb über einen weiten Temperaturbereich und robuste Ausdauer über 1.000 DC-Zyklen demonstriert wird.

Hintergrund

FeFETs haben sich als vielversprechende Kandidaten für integrierte Schaltungen der nächsten Generation etabliert, aufgrund ihres inhärenten Negative-Kapazitäts-Effekts (NC), der Sub-60-mV/Dekade-Subthreshold-Swing (SS) und niedrigere Versorgungsspannungen ermöglicht. Jüngste Fortschritte konzentrierten sich auf dotiertes HfO₂, das gute CMOS-Kompatibilität und Dickenskalierbarkeit bietet. Die weitere Skalierung der ferroelektrischen Schicht wird jedoch durch Leckströme begrenzt, die FinFET-Designs einschränken. Inspiriert von Nanokristall-MOS-Konzepten betten wir ferroelektrische Nanokristalle in ein hochbandlückiges Dielektrikum ein, um den NEI-FeFET zu bilden. Dieses Design erreicht einen ultradünnen FE/DE-Stack, der strenge Leckstromanforderungen erfüllt und gleichzeitig starke ferroelektrische Kopplung bewahrt.

a Schlüsselprozessschritte für die Fertigung des NEI-FeFET. b 3D-Schema des fertigen Bauelements.

In dieser Arbeit berichten wir über NEI-FeFETs, detaillieren die physikalischen Eigenschaften der NEI-Schichten bei verschiedenen Dicken und bewerten ihre elektrische Leistung für Low-Voltage-Logik und NVM-Anwendungen.

Methoden

Die Fertigungssequenz beginnt mit vier-Zoll-n-typigen Ge(001)-Wafern (0,088–0,14 Ω cm). Nach HF-Tauchreinigung werden die Wafer in eine ALD-Kammer überführt, wo ZrO₂-Nanokristalle in eine amorphe Al₂O₃-Matrix eingebettet werden, um die NEI-Schicht zu bilden. NEI-Filme von 2,1 nm und 3,6 nm Dicke werden hergestellt. TaN-Gates werden durch reaktives Sputtern abgeschieden, gefolgt von Gate-Strukturierung, Source/Drain-Implantation (BF₂⁺, 20 keV, 1 × 10¹⁵ cm⁻²), Ni-Kontaktabscheidung und abschließendem Rapid Thermal Annealing (RTA). Referenz-MOSFETs mit reinen Al₂O₃-Gates werden ebenfalls zum Vergleich hergestellt.

Abbildung 1b zeigt den Bauelementquerschnitt: Die ferroelektrischen Nanokristalle sind vollständig im Dielektrikum eingekapselt und bieten sowohl hohe Permittivität (κ) als auch ein großes Koerzitivfeld (E_c). Der kleine Volumenanteil von ZrO₂ (< 0,5 %) reicht aus, um Ferroelektrizität zu induzieren, während der Leckstrom niedrig bleibt.

a XTEM-Bild des NEI-FeFET-Stacks. b & c Querschnittsansichten für 3,6-nm- und 2,1-nm-NEI-Schichten.

Hochauflösendes TEM (HRTEM) bestätigt orthorhombische ZrO₂ (111) Nanokristalle mit einem Ebenenabstand von 0,173 nm. Polarisation-Spannungs-Messungen (P-V) und Piezoresponse-Kraftmikroskopie (PFM) zeigen ferroelektrisches Schalten, wobei die Remanenzpolarisation (P_r) mit der Filmdicke zunimmt und über 550 °C aufgrund thermischer Relaxation abnimmt.

HRTEM-Bilder von 3,6-nm- und 6-nm-NEI-Schichten. Einlage zeigt d = 0,173 nm, bestätigend o-ZrO₂(111) Phase.

a–c P-V-Schleifen für 3,6-nm-, 6-nm- und 10-nm-NEI-Kondensatoren. Die Schleifen sind bei dünneren Filmen weniger ausgeprägt, und Glühen über 550 °C reduziert die Ferroelektrizität.

a–c PFM-Amplituden- und Phasenbilder für 3,6-nm-, 6-nm- und 10-nm-NEI-Filme.

a–c Phasenkontrast-PFM zeigt umkehrbare Polarisationzustände in den NEI-Filmen.

Ergebnisse und Diskussion

NEI NCFET-Leistung

Abb. 7a zeigt die I_DS–V_GS-Kennlinien von 3,6-nm-NEI-NCFETs, geglüht bei 450 °C und 500 °C. Beide Bauelemente zeigen minimale Hysterese, was auf eine gut abgestimmte ferroelektrische und MOS-Kapazität hinweist. Die im Uhrzeigersinn verlaufenden I-V-Schleifen bestätigen den Negative-Kapazitäts-Effekt anstelle von Ladungsfang. Gate-Leckstrom bleibt niedrig, was anzeigt, dass die eingebetteten Nanokristalle keine zusätzlichen Leckpfade einführen.

a I_DS–V_GS und I_G–V_GS Kurven für NEI NCFETs bei 450 °C und 500 °C. b Sub-60 mV/Dekade SS erreicht bei V_DS = −0,05 V. c I_DS–V_DS Spuren zeigen negativen differentiellen Widerstand (NDR) assoziiert mit ferroelektrischem Schalten; das 500 °C Bauelement zeigt 29 % höheren I_DS bei 1 V versus das 450 °C Bauelement.

Vergleicht man einen 3,6-nm-NEI-NCFET mit einem Referenz-MOSFET identischer Gate-Isolatordicke (2,1 nm), demonstriert der NCFET einen steileren SS und 16 % höheren I_DS bei V_DS = 1 V. Der NDR-Effekt ist im dickeren 3,6-nm-Bauelement ausgeprägter, konsistent mit stärkerer ferroelektrischer Kopplung.

a I_DS–V_GS Kurven für einen 2,1-nm NEI NCFET und einen reinen Al₂O₃ MOSFET. Einlage zeigt steileren SS bis zum Threshold. b I_DS–V_DS Spuren heben NDR im NCFET hervor; das 2,1-nm-Bauelement verbessert I_DS um 16 % im Vergleich zum MOSFET.

Temperaturabhängige Tests (10 °C–30 °C) zeigen, dass der NCFET-SS unverändert bleibt, während die I_DS–V_GS-Kurve mit steigender Temperatur zu negativeren Gate-Spannungen verschiebt – ein Zeichen für verstärkte ferroelektrische Aktivität. Vorwärts-V_GS verschiebt sich ebenfalls negativ mit der Temperatur, was wahrscheinlich einen Anstieg von E_c widerspiegelt.

a I_DS–V_GS Kurven bei 10 °C und 30 °C, mit Einlage zeigt SS-Peak. b Statistik von Hysterese und Vorwärts-V_GS bei I_DS = 10⁻⁷ A/µm, illustrierend die negative Verschiebung mit Temperatur.

NEI FeFET als nicht-flüchtiger Speicher

Die Erweiterung des V_GS-Sweep-Bereichs vergrößert das Speicherfenster (MW). Ein 3,6-nm-NEI-FeFET liefert ein MW von 1,14 V beim Sweep zwischen +1 V und –2 V, eine erhebliche Verbesserung gegenüber dem 0,2 V Fenster bei einem ±0,1 V Sweep. Ausdauertests über 1.000 DC-Zyklen zeigen ein stabiles Hysteresefenster von ~0,65 V, was die Zuverlässigkeit der ferroelektrischen Schicht unterstreicht.

Großes MW (1,14 V) beobachtet für ein 3,6-nm NEI FeFET unter einem ±1 V/–2 V Sweep.

a I_DS–V_GS Kurven nach 1.000 DC-Sweeps. b Ausdauerplot zeigt stabiles MW über die Zyklenzahl.

Benchmarking gegen veröffentlichte FeFETs (MW vs. FE-Dicke) demonstriert, dass das NEI-Bauelement ein >1 V Fenster mit der dünnsten berichteten ferroelektrischen Schicht (3,6 nm) erreicht. Diese überlegene Leistung resultiert wahrscheinlich aus der stabilen orthorhombischen Phase in den Nanokristallen, die auch bei reduzierten Dicken robust bleibt.

Vergleich von MW und FE-Dicke über berichtete FeFETs; das NEI-Bauelement setzt einen neuen Rekord mit der dünnsten FE-Schicht.

Schließlich bietet die NEI-Architektur Einstellbarkeit: P_r kann durch Variation des Nanokristallvolumens angepasst werden, während κ durch Einbindung von Hoch-κ-Elementen in die amorphe Matrix (z. B. LaAlO₃) erhöht werden kann. Im Vergleich zu dotiertem HfO₂ erreicht NEI vergleichbare Koerzitivfelder mit deutlich geringerer Remanenzpolarisation, was Depolarisationsverluste mindert und die Retention verbessert.

Benchmark von NEI versus dotiertem HfO₂: NEI zeigt niedrigeres P_r bei ähnlichem E_c.

Schlussfolgerungen

Wir haben demonstriert, dass das Einbetten von sub-nanometer ZrO₂-Nanokristallen in eine amorphe Al₂O₃-Matrix einen ferroelektrischen Gate-Stack ergibt, der sowohl Negative-Kapazität-Logik als auch stabilen nicht-flüchtigen Speicher unterstützt. Der 3,6-nm-NEI-FeFET liefert ein Speicherfenster von über 1 V und behält robustes NC-Verhalten über einen weiten Temperaturbereich bei. Die Skalierbarkeit und der niedrige Leckstrom der Architektur machen sie zu einem vielversprechenden Weg hin zu vollständig CMOS-kompatiblen FinFETs mit ultradünnen ferroelektrischen Schichten.