Vergleichende Analyse von Negative-Kapazität-FETs über MOS-Kapazitäten

Zusammenfassung

Wir demonstrieren den Negative-Kapazität (NC) Effekt von HfZrOₓ-basierten Feldeffekttransistoren (FETs) im Experiment. Verbesserte I_DS, SS und G_m von NCFET wurden im Vergleich zu Kontroll-Metall-Oxid-Halbleiter (MOS) FET erreicht. In diesem Experiment sind die unteren MIS-Transistoren mit unterschiedlichen Passivierungszeiten äquivalent zu NC-Bauelementen mit unterschiedlichen MOS-Kapazitäten. Dabei sind die elektrischen Eigenschaften von NCFET mit 40 min Passivierung denen von NCFET mit 60 min Passivierung überlegen aufgrund guter Anpassung zwischen C_FE und C_MOS. Obwohl SS von sub-60 mV/dekade nicht erreicht wird, werden nicht-hysterese Transferkennlinien erhalten, die für Logikanwendungen vorteilhaft sind.

Einleitung

Mit Skalierung von Transistoren wächst die Integrationsdichte integrierter Schaltungen (IC) kontinuierlich. Ein begleitendes Leistungsdissipationsproblem ist dringend zu lösen. Um dieses Problem zu umgehen, sollte die Betriebsspannung des Transistors reduziert werden [1]. Der Subthreshold-Swing (SS) von MOSFET kann bei Raumtemperatur nicht unter 60 mV/dekade fallen, was die Reduktion von Schwellenspannung V_TH und Versorgungsspannung V_DD einschränkt [2]. Viele Anstrengungen wurden der Forschung und Entwicklung von Bauelementen mit neuartigen Transport- und Schaltmechanismen gewidmet, um das Boltzmann-Limit zu überwinden, einschließlich Negative-Kapazität-Feldeffekttransistor (NCFET) [3, 4], Resistive-Gate FET [5], Nano-elektro-mechanischer FET (NEMFET) [6, 7], Impakt-Ionisation Metall-Oxid-Halbleiter (I-MOS) [8, 9] und Tunnel-FET [10, 11]. Unter ihnen hat NCFET viel Aufmerksamkeit erregt, da es steilen SS ohne Verlust des Treibstroms erreichen kann [12,13,14,15]. Dotiertes HfO₂ (z.B. HfZrOₓ (HZO) und HfSiOₓ) wurde breit in NCFETs verwendet [4, 16, 17]; es ist CMOS-Prozess kompatibel [18]. Eine theoretische Studie zeigte, dass unerwünschte Hystereses durch unangepasste Ferroelektrische Kapazität C_FE zu zugrundeliegender MOS-Kapazität C_MOS in NCFET auftreten [19]. Der Effekt der Anpassung zwischen C_FE und C_MOS auf elektrische Charakteristiken von NCFETs ist jedoch experimentell noch ein Anliegen.

In dieser Arbeit werden elektrische Charakteristiken von NC Ge FETs mit verschiedenen MOS-Kapazitäten basierend auf unterschiedlicher Anpassung zwischen C_FE und C_MOS untersucht. Obwohl SS unter 60 mV/dekade nicht erscheint, werden hysterese-freie Transferkennlinien und bessere elektrische Eigenschaften erzielt. Offensichtliche Peaks von C_FE versus V_FE Kurven demonstrieren NC-Effekt von HZO-basierten NCFETs. Die bessere Anpassung von C_FE und C_MOS trägt zu steilerem SS und höherem Ein-Strom bei, was für Logikanwendungen vorteilhaft ist.

Methoden

Der Schlüsselfertigungsprozess von Ge NCFETs ist in Abb. 1a gezeigt. Vier-Zoll n-Ge(001) Wafer mit Widerstand 0,088-0,14 Ω·cm wurden als Startsubstrate verwendet. Nach Pre-Gate-Reinigung wurden Ge-Wafer in eine Ultrahochvakuum-Kammer geladen für Oberflächenpassivierung mit Si₂H₆. Zwei Passivierungsdauern von 40 und 60 min wurden verwendet. Dann wurde TaN/HZO/TaN/HfO₂ Stapel abgeschieden. Die Dicken der HfO₂ Dielektrikumschicht und HZO FE-Schicht betragen 4,35 bzw. 4,5 nm. Nach Gate-Strukturierung und Ätzen wurden Source/Drain (S/D) Bereiche mit Bor-Ionen (B⁺) bei 30 keV Energie und 1 × 10¹⁵ cm⁻² Dosis implantiert. S/D Metall Nickel wurde via Lift-off-Prozess gebildet. Schließlich wurde schnelles thermisches Glühen bei 450 °C für 30 s durchgeführt. Kontroll-MOSFET mit TaN/HfO₂ Stapel wurde ebenfalls gefertigt. Abbildungen 1b und c zeigen Schemata der gefertigten NCFET und Kontroll-MOSFET. Der interne Metallgate in der gefertigten NCFET gleicht das Potential an der Kanaloberfläche aus, was MFMIS-Struktur genannt wird.

a Schlüsselfertigungsschritte der NC-Bauelemente. Schemata der gefertigten b NCFET und c Kontroll-MOSFET.

Ergebnisse und Diskussion

Abbildung 2a zeigt gemessene I_DS-V_GS Kurven eines Paares NCFET und Kontroll-MOSFET mit 40 min Oberflächenpassivierung. Beide Bauelemente haben Gate-Länge L_G von 3,5 µm. Der NC-Bauelement mit 40 min Passivierung hat signifikant verbessertes I_DS als Kontroll-MOSFET. Transferkurven von NCFET zeigen nicht-hysterese Merkmal. Punkt-SS versus I_DS Kurven in Abb. 2b zeigen, dass NC-Transistor verbesserten SS über Kontrollbauelement hat, obwohl SS von sub-60 mV/dekade nicht erscheint. Abbildung 2c zeigt, dass NC-Transistor signifikant gesteigerte lineare Transkonduktanz G_m über Kontrollbauelement bei V_DS von -0,05 V erhält. Abbildung 3 vergleicht elektrische Leistungen von NCFET und Kontroll-MOSFET mit Oberflächenpassivierung für 60 min. Ähnlich sind I_DS, Punkt-SS und G_m von NCFET denen von Kontroll-MOSFET überlegen.

a Gemessene I_DS-V_GS Kurven von NCFET und Kontroll-MOSFET mit 40 min Passivierung. Vergleich von b Punkt-SS versus I_DS und c G_m Charakteristiken zwischen NC FET und Kontroll-MOSFET.

a Gemessene I_DS-V_GS Kurven von NCFET und Kontroll-MOSFET mit 60 min Passivierung. Vergleich von b Punkt-SS versus I_DS und c G_m Charakteristiken zwischen NCFET und Kontroll-MOSFET.

Abbildung 4a zeigt statistische Ergebnisse des Treibstroms von NCFETs und Kontroll-MOSFETs bei V_DS von -0,05 V und V_GS-V_TH = -1,0 V. NCFETs demonstrieren 18,7% und 35,6% Verbesserung in I_DS für 60 min und 40 min Oberflächenpassivierung jeweils, im Vergleich zu Kontrollbauelementen. Es wird spekuliert, dass NCFETs passiviert für 40 min bessere Anpassung zwischen C_MOS und C_FE über NC-Bauelemente mit 60 min haben. Abbildung 4b zeigt, dass NCFETs 26,4% und 51,3% Verbesserung in maximaler Transkonduktanz G_m,max für 60 min und 40 min Oberflächenpassivierung jeweils erhalten, im Vergleich zu Kontrollbauelementen. Man sieht, dass Kontroll-MOSFETs mit Oberflächenpassivierung für 40 min höheres I_DS und G_m,max haben als Bauelemente passiviert für 60 min, was auf größere C_MOS durch kleinere äquivalente Oxidschichtdicke (EOT) zurückzuführen ist. Der interne Metallgate bietet eine Gleichpotentialebene; das Bauelement kann äquivalent als kapazitiver Spannungsteiler modelliert werden. Die Gesamtkapazität C_G ist eine Serie von C_FE und C_MOS. Die interne Gatespannung wird durch NC-Effekt verstärkt. Der interne Spannungsverstärkungskoeffizient β = |C_FE| / (|C_FE| - C_MOS) wird maximal wenn |C_MOS| = |C_FE| [20, 21]. Erreichen der optimierten Anpassung von C_FE und C_MOS ist Voraussetzung für Verbesserung des Ein-Stroms.

Statistische a I_DS und b G_m Ergebnisse von NCFETs und Kontroll-MOSFETs mit 40 und 60 min Passivierungsdauern.

Extrahierte V_int versus Gate-Spannung V_GS Kurven sind in Abb. 5a gezeigt. V_int von NC-Transistor kann extrahiert werden aufgrund der Hypothese, dass I_DS-V_int Kurve von NC-Transistor exakt identisch mit I_DS-V_GS Kurve des Kontrollbauelements ist. Der interne Spannungsverstärkungskoeffizient dV_int/dV_GS ist in Abb. 5b gezeigt. dV_int/dV_GS > 1 wird im weiten Sweep-Bereich von V_GS für NCFET mit 40 min Oberflächenpassivierung erreicht, beitragend zu steilerem SS als Kontrollbauelement während Messprozess, was auf lokale Polarisationumschaltung zurückzuführen ist [22]. Dies stimmt mit oben genannten Ergebnissen in Abb. 2b überein. Für NCFET mit 60 min Passivierung wird interner Spannungsverstärkungskoeffizient dV_int/dV_GS > 1 während Bereich V_GS < 0 V für doppeltes Sweepen von V_GS erreicht, in Übereinstimmung mit erhöhtem SS in Abb. 3b.

a Extrahierte V_int als Funktion von V_GS Kurven. b Interner Spannungsverstärkungskoeffizient versus V_GS Kurven.

Abbildung 6a zeigt extrahierte C_MOS versus V_GS Kurven für NC-Transistor, basierend auf V_int-V_GS in Abb. 5a und C_G-V_GS Kurven von Kontroll-MOSFETs. Extrahierte C_MOS stimmt gut mit gemessenem C_G überein. Daher wird Validität der Berechnungsmethode demonstriert. C_FE und C_MOS versus V_FE Kurven sind in Abb. 6b dargestellt. Ab Initiierung des NC-Effekts übersteigt der Betrag von negativem C_FE des Transistors C_MOS für doppeltes Sweepen von V_GS durchgängig in Abb. 6b. |C_FE| > C_MOS und C_FE < 0 können hysterese-freie Charakteristiken verursachen, und Anpassung von C_MOS und C_FE ist vorteilhaft für Logikanwendungen [23, 24]. Hysterese-freie Charakteristiken in Abb. 2a und 3a werden beobachtet aufgrund aller Domänenanpassung und inhibierter Ladungsfang [25]. Stabile Polarisationumschaltung ist verantwortlich für nicht-hysteretische Charakteristiken [26]. Weiterhin ist große interne Gate-Verstärkung dV_int/dV_G > 1 auf geringe Diskrepanz zwischen |C_FE| und C_MOS im Subthreshold-Bereich zurückzuführen, resultierend in steilem SS von NC-Bauelement. Gleichzeitig gibt es bessere Anpassung zwischen C_FE und C_MOS für NCFET mit 40 min Passivierung als für NCFET mit 60 min Passivierung. Dies liefert direkten Beweis, dass NCFET mit 40 min Passivierung bessere elektrische Leistung besitzt als NCFET mit 60 min Passivierung. FE-Polarisation ändert V_FE; daher variiert Ladung von FE. Die Gesamtladung multipliziert, zugeschrieben FE-Polarisation neben Inkrement von V_GS. Mit anderen Worten, für gegebenes V_GS erhöht sich Ladung im Kanal, so verbessert sich I_DS. Als Folge erscheint steiler SS der Transferkennlinie im Experiment.

a Gemessenes C_G und extrahierte C_MOS als Funktion von V_GS. b C_FE und C_MOS versus V_FE Kurven.

Schlussfolgerungen

Hysterese-freie Transferkennlinien werden für NCFETs mit 40 und 60 min Passivierung erhalten. NC Ge pFETs mit 40 min Passivierung haben bessere elektrische Charakteristiken als NC-Bauelement mit 60 min Passivierung im Experiment. Wir demonstrieren auch NC-Effekt von HZO-basierten NCFETs. Für NCFETs werden steiler SS und dV_int/dV_GS > 1 erzielt. NCFET mit 40 min Passivierung erreichte gute Anpassung zwischen C_FE und C_MOS, was zu nicht-hysteretischen Charakteristiken beiträgt. Die unterschiedlichen NC-Verhaltensweisen werden auf mikroskopische Domänenwand-Umschaltung in FE-Dünnfilmen zurückgeführt.

Abkürzungen

B⁺

Boron ions (Bor-Ionen)

EOT

Equivalent oxide thickness (Äquivalente Oxidschichtdicke)

FETs

Field-effect transistors (Feldeffekttransistoren)

HZO

HfZrOₓ

IC

Integrated circuit (Integrierte Schaltung)

I-MOS

Impact ionization metal-oxide-semiconductor (Impakt-Ionisation Metall-Oxid-Halbleiter)

MOS

Metal oxide semiconductor (Metall-Oxid-Halbleiter)

NC

Negative capacitance (Negative Kapazität)

NCFET

Negative capacitance field-effect transistor (Negative-Kapazität-Feldeffekttransistor)

NEMFET

Nano-electro mechanical FET (Nano-elektro-mechanischer FET)

S/D

Source/drain (Source/Drain)

SS

Subthreshold swing (Subthreshold-Schwung)