Verbesserung von Speicherfenster und Ausdauer von Hf0.5Zr0.5O2 FeFETs durch ZrO2-Seedlayers: Schnellpuls-Charakterisierung

Zusammenfassung

HfO₂-basierte ferroelektrische Feldeffekttransistoren (FeFETs) mit einem Metall/Ferroelektrikum/Isolator/Halbleiter (MFIS)-Gate-Stack sind vielversprechende Kandidaten für hochdichte, hochgeschwindige nicht-flüchtige Speicher. Zwar erfüllt ihre Retention die industriellen Anforderungen, doch Speicherfenster (Memory Window, MW) und Ausdauer (Endurance) erreichen noch nicht die strengen Vorgaben für großflächige Anwendungen. In dieser Studie untersuchen wir den Einfluss eines kristallinen ZrO₂-Seedlayers auf MW, Retention und Ausdauer von Hf₀.₅Zr₀.₅O₂ (HZO) FeFETs mittels schneller Spannungspuls-Messungen. Der HZO FeFET mit ZrO₂-Seedlayer zeigt ein größeres initiales MW von 1,4 V, ein auf 10 Jahre extrapoliertes MW von 0,9 V und eine deutlich verbesserte Ausdauer (über 10⁴ Schaltzyklen) im Vergleich zu Geräten ohne Seedlayer. Diese Ergebnisse bestätigen, dass ein direkter kristalliner High-k/Si-Gate-Stack die Leistung und Zuverlässigkeit HfO₂-basierter FeFETs weiter steigern kann.

Hintergrund

HfO₂-basierte ferroelektrische Dünnschichten haben aufgrund ihrer CMOS-Prozesskompatibilität und exzellenten Skalierbarkeit großes Interesse für FeFET-Gate-Stacks geweckt. Unter den vielen Gate-Stack-Architekturen ist die MFIS-Struktur besonders attraktiv, da sie sich an aktuellen MOS-Gerätedesigns orientiert und sich in High-k-Metall-Gate (HKMG)-Technologien integrieren lässt. Daher wurden MFIS FeFETs für eingebettete nicht-flüchtige Speicher, Negative-Kapazität-FETs, neuromorphe Geräte und Logic-in-Memory-Schaltungen erforscht [1-8].

State-of-the-art MFIS FeFETs, gefertigt mit HKMG-Prozessen, demonstrierten hohe Integrationsdichte und schnelle Schreibgeschwindigkeiten [9,10]. Für nicht-flüchtige Speicheranwendungen sind jedoch ein großes MW sowie robuste Retention und Ausdauer essenziell [11-14]. HfO₂-basierte FeFETs bieten typischerweise zuverlässige Retention (10-Jahre-Extrapolation) [15-17], ihre Ausdauer reicht jedoch nur von 10⁴ bis 10⁷ Schaltzyklen [17-23]. Theoretische Studien legen nahe, dass ein High-k-Isolator das elektrische Feld über dem MFIS-Stack reduzieren, Bandbiegen mindern und somit sowohl MW als auch Ausdauer verbessern kann [12,14]. Experimentell zeigte sich, dass die Erhöhung der Dielektrizitätskonstante der ultradünnen Isolatorschicht (z. B. Ersetzen von SiO₂ durch SiON) Ausdauer und MW steigert [13]. Frühere Arbeiten wiesen zudem darauf hin, dass das Einfügen eines kristallinen ZrO₂-Layers die Kristallinität von HZO-Filmen verbessert und die schädliche monokline Phase unterdrückt, was zu einem MW von 2,8 V (gemessen per DC-Sweep) führte [24].

Hier präsentieren wir eine systematische Studie zu MW, Retention und Ausdauer von HZO FeFETs mit und ohne kristallinen ZrO₂-Seedlayer, charakterisiert durch schnelle positive und negative Spannungspulse. Wir diskutieren, wie der Seedlayer die ferroelektrischen Eigenschaften, die elektrische Zuverlässigkeit und die Gesamtgeräteleistung beeinflusst.

Methoden

Beide n-Kanal-FeFETs – mit und ohne ZrO₂-Seedlayer – wurden in einem Gate-Last-Prozess gefertigt, wie in Ref. [24] detailliert beschrieben. Der ZrO₂-Seedlayer und die HZO-Schichten wurden bei 300 °C per Atomlagenabscheidung (ALD) abgeschieden. Die Gerätegeometrie ist in Abb. 1a dargestellt, mit Kanalbreite W = 80 µm und Länge L = 7 µm. Zusätzlich wurden TaN/HZO/TaN- und TaN/HZO/ZrO₂/TaN-Kondensatoren gefertigt, um die ferroelektrischen Eigenschaften der HZO-Filme zu evaluieren. Polarisation-Spannung (P-V)-Hysterese-Schleifen wurden mit einem Radiant Technologies RT66A Ferroelektrik-Tester gemessen, während FeFET-Kennlinien mit einem Agilent B1500A Analyzer mit Pulsgenerator (B1525A) [20] aufgezeichnet wurden.

Zwei Haupttestsequenzen kamen zum Einsatz (Abb. 1b,c). Für MW- und Retention-Studien wurden zunächst Programmier-/Lösch-Pulse (P/E) an die FeFET-Gates angelegt, gefolgt von Leseoperationen zu verschiedenen Zeitintervallen mittels I_D-V_G-Sweeps (V_D = 0,1 V). Die Schwellenspannung V_TH wurde bei einem Drainstrom von 10⁻⁷ A·W/L [25] extrahiert, und das MW wurde als Differenz von V_TH zwischen programmiertem und gelöschtem Zustand definiert. Die Ausdauer wurde durch Messung des MW nach einer festgelegten Anzahl alternierender P/E-Pulse bewertet.

Ergebnisse und Diskussion

Abbildung 2a zeigt die P-V-Hysterese-Schleifen der TaN/HZO/TaN- und TaN/HZO/ZrO₂/TaN-Kondensatoren. Die Einbindung des kristallinen ZrO₂-Seedlayers verbessert die ferroelektrische Antwort deutlich, konsistent mit früheren Berichten [26], und bestätigt, dass der Seedlayer die Kristallinität des HZO-Films erhöht und die monokline Phase unterdrückt [24].

In den FeFETs bestätigen gegen den Uhrzeigersinn verlaufende I_D-V_G-Kennlinien, dass das MW vom ferroelektrischen Polarisationsschalten und nicht von Ladungsfang herrührt. Der FeFET mit ZrO₂-Seedlayer erreicht ein MW von 1,4 V – fast das 1,8-fache der 0,8 V des seedlayer-freien Geräts – und entspricht den bisher besten Werten [9,11,14,17,21-23,27].

Die Retention wurde durch Messung von V_TH nach Programmier- und Löschpuls bei Raumtemperatur evaluiert (Abb. 3). Beide Geräte zeigen einen etwa linearen V_TH-Trend versus log(Zeit). Die Extrapolation auf 10 Jahre ergibt ein MW von 0,9 V für das Seedlayer-Gerät, verglichen mit 0,6 V für das seedlayer-freie Gerät. Der größere CET des ZrO₂/SiO₂-Stacks (1,5 nm/2,6 nm) erhöht das Depolarisationsfeld, was darauf hindeutet, dass weitere Retentionsgewinne durch Dünnerung der SiO₂-Schicht erzielt werden könnten.

Abbildung 4 verfolgt die Entwicklung der I_D-V_G-Kurven unter ±7 V/100 ns alternierenden P/E-Zyklen. Das seedlayer-freie Gerät zeigt bereits in frühen Zyklen signifikante Verschiebungen und Steigungsdegradation, wobei der gelöschte Zustand stärkere Steigungsverluste erleidet. Im Gegensatz dazu weist das Seedlayer-Gerät nur eine geringe positive Verschiebung im gelöschten Zustand auf – zugeschrieben dem Wake-up-Effekt [13,28-32] – und vernachlässigbare Verschiebung im programmierten Zustand bis 1×10³ Zyklen. Beide Zustände zeigen auch nur leichte Steigungsdegradation, was auf reduzierte Grenzflächentrap-Generierung hindeutet.

Die Grenzflächentrap-Dichte (ΔN_it) wurde aus der Änderung des Subthreshold-Swings mittels ΔSS = (ΔN_it kT ln 10)/(C_FI ϕ_F) [34,35] abgeleitet. Wie in Abb. 5 gezeigt, steigt ΔN_it im seedlayer-freien Gerät ab den ersten Zyklen stark an und ist im gelöschten Zustand deutlich höher. Hingegen zeigt das Seedlayer-Gerät bis 1×10³ Zyklen nahezu keine ΔN_it-Änderung und durchweg niedrigere Werte. Das reduzierte elektrische Feld über dem Gate-Stack dank des High-k-Seedlayers verringert Bandbiegen und unterdrückt Grenzflächentrap-Generierung [12,14].

Gate-Leckströme (I_G-V_G) reflektieren ebenfalls den Einfluss des Seedlayers (Abb. 6). Das seedlayer-freie Gerät erfährt einen drastischen Leckstromanstieg ab den frühesten Zyklen, während das Seedlayer-Gerät bis 5×10² Zyklen vernachlässigbare Änderungen und durchweg niedrigere Leckströme aufweist. Da Grenzflächentraps Leckströme verstärken können, erklärt die Unterdrückung der Trap-Generierung im Seedlayer-Gerät die beobachtete Stabilität.

Schließlich zeigen V_TH-Werte, extrahiert aus den I_D-V_G-Kurven über P/E-Zyklen (Abb. 7), dass das Seedlayer-Gerät konsistent ein größeres MW hält als das seedlayer-freie. Während das MW des seedlayer-freien Geräts rapide degradiert, nimmt das des Seedlayer-Geräts nur leicht bis 1×10³ Zyklen ab und bleibt selbst nach 1×10⁴ Zyklen über 0,9 V – etwa das 2,3-fache des 0,4 V MW des seedlayer-freien Geräts. Das reduzierte erforderliche elektrische Feld für gesättigte Polarisationzustände liegt dieser Ausdauervorteil wahrscheinlich zugrunde.

Schlussfolgerungen

Schnellpuls-Messungen an HZO FeFETs mit TaN/HZO/SiO₂/Si- und TaN/HZO/ZrO₂/SiO₂/Si-MFIS-Gate-Stacks demonstrieren, dass ein kristalliner ZrO₂-Seedlayer das Speicherfenster und die Ausdauer signifikant steigert. Das Seedlayer-Gerät erreicht ein initiales MW von 1,4 V, ein auf 10 Jahre extrapoliertes MW von 0,9 V und hält ein MW über 0,9 V nach 10⁴ P/E-Zyklen – was das seedlayer-freie Pendant deutlich übertrifft. Die Verbesserungen resultieren aus verbesserter Kristallinität der HZO-Schicht und reduzierter Grenzflächentrap-Generierung durch das gesenkte elektrische Feld über dem Gate-Stack. Diese Ergebnisse legen nahe, dass die Integration eines direkten kristallinen High-k/Si-Gate-Stacks das MW und die Zuverlässigkeit HfO₂-basierter FeFETs weiter erhöhen wird und den Weg für deren Einsatz in Speicher- und Logic-in-Memory-Technologien der nächsten Generation ebnet.

Verfügbarkeit von Daten und Materialien

Die Datensätze, die die Schlussfolgerungen dieses Artikels stützen, sind im Artikel enthalten.

Abkürzungen

CMOS:

Complementary Metal-Oxide-Semiconductor

FeFET:

Ferroelektrischer Feldeffekttransistor

FeFETs:

Ferroelektrische Feldeffekttransistoren

HKMG:

High-k-Metall-Gate

HZO:

Hf₀.₅Zr₀.₅O₂

I_D:

Drainstrom

L:

Länge

MFIS:

Metall/Ferroelektrikum/Isolator/Halbleiter

MW:

Speicherfenster (Memory Window)

P/E:

Programmieren/Löschen

P-V:

Polarisation-Spannung

SS:

Subthreshold Swing

V_G:

Gate-Spannung

V_TH:

Schwellenspannung

W:

Breite

ΔN_it:

Generierte Grenzflächentraps