Optimiertes analoges Schalten und synaptische Funktionalität in Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelementen

Zusammenfassung

In dieser Studie haben wir durch Einfügen einer TiO_x-PufferSchicht zwischen der SiO_x:Ag-Schicht und der Bottom-Elektrode ein Memristor-Bauelement mit der einfachen Struktur Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si mittels physikalischer Gasphasenabscheidung entwickelt, bei dem das Filamentwachstum und -ruptur während des analogen Schaltens effizient kontrolliert werden kann. Die synaptischen Charakteristiken des Memristor-Bauelements mit einem weiten Widerstandsänderungsbereich für Gewichtsmodulation durch Implementierung positiver oder negativer Pulsfolgen wurden ausführlich untersucht. Mehrere Lern- und Gedächtnisfunktionen wurden gleichzeitig erreicht, einschließlich Potenzierung/Depression, Gepulste-Puls-Fazilitation (PPF), Kurzzeitplastizität (STP) und STP-zu-LTP (Langzeitplastizität) Übergang durch Wiederholung von Pulsen über eine Rehearsal-Operation hinaus, sowie Spike-Zeit-abhängige Plastizität (STDP). Basierend auf der Analyse logarithmischer I-V-Kennlinien wurde festgestellt, dass die kontrollierte Evolution/Auflösung leitfähiger Ag-Filamente über die Dielektrikumsschichten die Leistung des getesteten Memristor-Bauelements verbessern kann.

Einleitung

Im Jahr 2008 wurde Prof. Chuas theoretisches Konzept des Memristors [1] Realität, als Strukov et al. ihre Studien zur Beziehung zwischen magnetischem Fluss und Ladung in einem TiO₂-basierten zweipoligen Kompaktbauelement erstmals veröffentlichten [2], was das Interesse von Forschern weltweit weckte. Neben verschiedenen potenziellen Anwendungen von Logikoperationen und rekonfigurierbaren Hochfrequenzsystemen bis hin zu nicht-flüchtigen Speicheranwendungen [2–4] wurden Memristoren auch untersucht, um bio-synaptische Funktionen zu emulieren, aufgrund ihrer ähnlichen Struktur und Arbeitsdynamik. Heutzutage wird allgemein akzeptiert, dass die direkte Emulation synaptischer Funktionen in einem elektronischen Bauelement entscheidend für die Entwicklung gehirninspirierter neuromorpher Computingsysteme ist [5–7]. Allerdings leiden traditionell designte elektronische Synapsen, die auf Complementary Metal-Oxide-Semiconductor (CMOS)-Technologien basieren, unter dem von-Neumann-Flaschenhals in Bezug auf den komplizierten Ausführungsprozess der Berechnung, die Grenzen der Integrationsdichte und Energieverlust. Daher hat die Verwendung eines einstellbaren Zwei-Terminal-Bauelements viele vielversprechende Möglichkeiten eröffnet, neue Strukturen für elektronische Synapsen zu entwickeln, resultierend aus den einzigartigen Eigenschaften von Memristoren mit nicht-flüchtigem Charakter, Nanoskalengröße, geringem Stromverbrauch, schnellerer Reaktionszeit usw. [8, 9].

Kürzlich wurden verschiedene Materialien (z. B. Metalloxide wie ZnO₂, WO_x, SnO_x [10, 11], Chalkogenide wie Cu₂S, Ag₂S [12, 13] und ferroelektrische Materialien wie La₂O₃, Pb_0,8Ba_0,2ZrO₃ [14, 15]) für das Design und die Fertigung von Memristor-Bauelementen untersucht. Bei vielen Bauelementen wird der Widerstandswechsel auf feldinduzierte Migration von Sauerstoffvacanzen oder Metallionen (z. B. Ag⁺, Cu²⁺, Al³⁺) und die Bildung eines hochleitfähigen Pfads zurückgeführt. Der leitfähige Pfad in Memristoren wird allgemein "leitfähiger Filament (CF)" genannt, der während einer Schaltoperation anschließend gebrochen werden kann. Im Allgemeinen wurden zwei Arten von Schaltverhalten in Memristoren beobachtet: abrupt (digitales Schalten) und graduell (analoges Schalten). Der abrupte Widerstandswechsel entspricht dem digitalen Signal (0 oder 1), was für die Informationsspeicherung vorteilhaft ist [16, 17].

Im Gegensatz zum digitalen Schalten weist die kontinuierliche Leitfähigkeitsabstimmbarkeit in Memristoren Ähnlichkeiten mit einer biologischen Synapse auf, der grundlegenden zellulären Einheit für Lern- und Gedächtnisfunktionen im menschlichen Gehirn [18]. In mehreren Memristor-Bauelementen wurden analoge Leitfähigkeitsänderungen zur Emulation der Gewichtsmodulation biologischer Synapsen realisiert [19, 20]. Diffusives Ag in a-Si und oxidbasierte Memristoren mit Pt/a-Si:Ag/Pt und Pt/SiO_xN_y:Ag/Pt Strukturen haben erfolgreich die Ca²⁺- oder Na⁺-Dynamik in Bio-Synapsen nachgeahmt [21, 22]. Ebenso wurden Sauerstoffionen/Vakanzen-Filamente in metalloxidbasierten Memristoren für die Realisierung synaptischer Funktionen vorgeschlagen, einschließlich Kurzzeitpotenzierung (STP) und Gepulste-Puls-Fazilitation (PPF) [23, 24]. Allerdings sind biologische Lernregeln vielfältig, und bis heute wurden nicht alle synaptischen Funktionen in Memristor-Modellen involviert [16].

Neben der Materialauswahl bietet die Kontrolle des Filamentwachstums und -bruchs durch Einfügen einer zusätzlichen Dielektrikumsschicht in die "Metall/Memristive-Schicht/Metall"-Struktur gewisse Vorteile zur Emulation synaptischer Funktionen, einschließlich STP und LTP sowie geringem Stromverbrauch. Kürzlich demonstrierten Wang et al. [25] analoges Schaltverhalten durch Einfügen einer SiO₂-Schicht in ein TaO_x-basiertes Memristor, um die Rate der leitfähigen Filamentbildung/-ruptur zu kontrollieren. Wan et al. [26] realisierten ebenfalls analoges Schalten und emulierten STP- und STDP-Funktionen durch Einfügen einer reduzierten Graphenoxid-Schicht in die Struktur Ag/SrTiO₃/FTO Memristor, um das Ag-Filament-Überwachsen zu kontrollieren. Zudem wurde berichtet [27, 28], dass basierend auf dem Wissen von TiO_x-Material mit hoher Dielektrizitätskonstante (~40) und niedriger Bandlücke (~3 eV) die Leistung des Memristor-Bauelements in Bezug auf Zyklenfestigkeit und Uniformität durch Einfügen einer TiO₂-Dünnschicht mit der HfO₂ memristiven Schicht signifikant verbessert wurde. Abgesehen davon wurde berichtet [24], dass aufgrund niedriger Ionenbeweglichkeit und niedriger Redox-Reaktionsrate der TiO_x-Dünnfilm auch als PufferSchicht fungieren kann, um das Überwachsen leitfähiger Filamente zu verhindern, was besseres synaptisches Verhalten ermöglicht und einen guten Kontakt des leitfähigen Filaments während der resistiven Schaltprozesse bewahrt.

In diesem Artikel berichten wir über eine neue Struktur von Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelementen und deren analoges Schaltverhalten. Im Vergleich zu einem einschichtigen Bauelement, das früher berichtet wurde [22, 29], wurde festgestellt, dass das Einfügen einer TiO_x-Schicht wie in der obigen Struktur das Schaltverhalten des Memristor-Bauelements in Bezug auf Verbreiterung des Leitfähigkeitsfensters und Beibehaltung eines stabilen Zustands während der Schaltprozesse beeinflusst. Darüber hinaus kann die Leitfähigkeit des Memristor-Bauelements leicht unter sowohl positiven als auch negativen Pulsfolgen abgestimmt werden. Unsere aktuellen Ergebnisse demonstrieren, dass wir erfolgreich zuverlässiges analoges Schalten erzielt und bio-synaptische Funktionen wie Kurz- und Langzeitplastizität (STP und LTP), Gepulste-Puls-Fazilitation (PPF), Spike-Zeit-abhängige Plastizität (STDP) sowie STP-zu-LTP-Übergang in Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelementen emuliert haben.

Methoden

Bauelementfertigung: Wie in Abb. 1a gezeigt, wurde unser Memristor als Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Struktur entworfen. Die p⁺⁺-Si-Substrate (15 × 15 mm²) mit einem Widerstand von ca. 0,01 Ω cm wurden mit einer Standardmethode gereinigt, und die Bauelemente wurden darauf gefertigt. Alle folgenden Prozesse wurden bei Raumtemperatur in einem Hochvakuumsystem durchgeführt. Zunächst wurde eine ~10 nm dicke Titanoxidschicht durch RF-Magnetronsputtern mit einem hochreinen keramischen TiO₂-Target auf p⁺⁺-Si-Substrate abgeschieden. Dann wurde eine ~95 nm dicke SiO_x:Ag-Schicht durch RF-Co-Sputtern mit einem SiO₂-Target und kleinen Ag-Scheiben auf dem magnetischen Sputterpfad abgeschieden. Während der Abscheidung wurden Ar-Gasfluss und Druck bei 50 sccm und 20 mTorr gehalten, während die RF-Leistung bei 80 W gehalten wurde. Schließlich wurde die Top-Elektrode (TE) aus ~30 nm dicker Ag-Schicht durch Photolithografie und Lift-off-Technik strukturiert, wobei die dünnen Metallschichten durch DC-Magnetronsputtern abgeschieden wurden. Der individuelle Elektrodendurchmesser beträgt ca. 150 µm.
Charakterisierungsmethoden: Transmissionselektronenmikroskopie (TEM) und Röntgenphotoelektronenspektroskopie (XPS) wurden durchgeführt, um die Mikrostruktur der SiO_x:Ag- und TiO_x-Schichten sowie den chemischen Zustand der Ag-Atome zu analysieren. Das TEM-Probenmaterial wurde zunächst mit fokussiertem Ionenstrahl (FIB, FEI Nova Nano Lab 200) hergestellt und dann unter einem FEI Phillips CM10-Supra TEM-System beobachtet. Elektrische Charakterisierungen wurden mit einem Halbleiteranalysator (Keithley 2636B) gekoppelt an eine Probestation durchgeführt. Während der elektrischen Messung wurden positive und negative Biases durch den Stromfluss zwischen Top- und Bottom-Elektrode definiert. Alle elektrischen Messungen wurden bei Raumtemperatur in Luft durchgeführt.

Schematik des Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelements und seiner Querschnitts-TEM-Analyse. a Schematische Illustration des Bauelements und Analogie zwischen biologischer Synapse und elektronischer Synapse. b Querschnitts-TEM-Ansicht einer einzelnen Memristor-Einheit der Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Struktur. Die SiO_x:Ag und TiO_x Dünnschichten sandwiched zwischen Ag TE und p⁺⁺-Si BE Elektroden. c Elementverteilung des Bauelementquerschnitts

Ergebnisse und Diskussion

Eine Schematik des Bauelements und der Messkonfiguration wird in Abb. 1a beschrieben. Das Bauelement hat eine einfache Struktur bestehend aus SiO_x:Ag und TiO_x Dünnschichten, sandwiched zwischen einer Ag TE und einer p⁺⁺-Si BE, was durch den Querschnitts-TEM des Memristor-Zells und die Elementverteilung in Abb. 1b und c bestätigt wird. Der chemische Zustand der Ag-Atome auf der Oberfläche von SiO_x wird durch XPS analysiert (Zusatzdatei 1: Abb. S1). Das Ag3d-Spektrum für Ag wird in ein einzelnes Duplet mit Bindungsenergien von 368,0 eV für Ag3d_5/2 und 374,0 eV für Ag3d_3/2 dekonvolutiert, was präzise dem metallischen Ag-Zustand zugeordnet wird. Das HRTEM-Bild in Zusatzdatei 1: Abb. S2 zeigt einen Querschnitt der amorphen TiO_x-Schicht, während kleine Ag-Nanocluster in der SiO_x:Ag-Schicht sichtbar sind, was wahrscheinlich durch Ausdiffusion von Ag während der TEM-Probenpräparation verursacht wird, um die gesamte Grenzflächenenergie des Materialsystems zu minimieren [22]. Zudem bestätigt die schnelle Fourier-Transformation (FFT), dass die in SiO_x eingebetteten Ag-Nanocluster polykristallin strukturiert sind, wie Ag (111) und Ag (002) Nanokristalle. Im Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelement entsprechen Ag/SiO_x:Ag und TiO_x/p⁺⁺-Si der Prä- und Postsynaptischen Membran, wie in Abb. 1a illustriert. Das synaptische Gewicht ändert sich durch Freisetzung von Ca²⁺- oder Na²⁺-Ionen in einem Spalt zwischen Prä- und Postsynaptischer Membran, genannt "Cleft", durch die Prä-synaptic Membran beim Empfang neuronaler Pulse. Ähnlich kann die Leitfähigkeit des Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelements künstlich als elektronische Synapse durch Migration von Ag-Ionen unter Spannungsimpulsen moduliert werden.

Abb. 2a zeigt die Strom-Spannung (I-V)-Kennlinie des Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelements in halb-logarithmischer Skalierung. Unter Sweep-Bias von 0 V → +4,0 V → −4,0 V → 0 V zeigt die gemessene I-V-Kurve einen gepinchten Hysterese-Loop, der ein Fingerabdruck eines Memristors ist. Wenn ein positiver Bias an die Ag TE angelegt wird, tritt ein gradueller Stromanstieg bis zum Compliance-Stromlimit (I_cc) auf, und der Widerstandszustand des Bauelements wechselt von einem Hochwiderstandszustand (HRS) zu einem Niedrigwiderstandszustand (LRS), was als "SET"-Prozess bezeichnet wird. Wird ein negativer Bias an die Ag TE angelegt, tritt ein Stromabfall auf, und der Widerstandszustand kehrt von LRS zu HRS zurück, was als "RESET"-Prozess bezeichnet wird. Dies zeigt, dass die Bauelementleitfähigkeit entsprechend mit positivem oder negativem Sweep-Bias moduliert werden kann, was ein bipolares resistives Schaltverhalten anzeigt. Anstatt eines abrupten Stromanstiegs oder -abfalls während SET- und RESET-Prozessen im Hochspannungsbereich, zeigt das Bauelement sehr interessanterweise einen aufeinanderfolgenden Stromanstieg oder -abfall unter wiederholten Spannungssweeps von 0 V → +2,1 V oder 0 V → −2,1 V, wie in Abb. 2b dargestellt. Der Zusammenhang von Strom und Spannung versus Zeit (I-V-t) ist im Inset von Abb. 2b dargestellt, um die Leitfähigkeitsänderungen deutlicher zu zeigen. Wie in einer Bio-Synapse wird eine offensichtliche Bauelementantwort des Down-Up oder Up-Down Evolution des Stroms nach Implementierung aufeinanderfolgender positiver (1.-5.) und negativer (6.-10.) Teile der I-V-Kurven beobachtet. Der kontinuierliche Stromanstieg (oder -abfall) während positiver (oder negativer) Spannungssweeps zeigt an, dass der Bauelementwiderstand durch DC-Sweeping-Modus moduliert werden kann. Es wird auch beobachtet, dass während jedes nachfolgenden positiven oder negativen Sweeps die I-V-Kurve dort ansetzt, wo die letzte endete, was ein typisches analoges Schaltmerkmal für ein Memristor-Bauelement zeigt. Die Ausdauerleistung des Memristor-Bauelements kann durch Implementieren eines breiteren bipolaren Sweep-Spannungsbereichs bei einer Auslese-Spannung von +0,3 V evaluiert werden, wie in Abb. 2c gezeigt, wobei das Bauelement stabil und einheitlich zwischen LRS und HRS während Set/Reset-Operation über 10³ Zyklen betrieben werden kann.

I–V-Kennlinien des Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelements. a Bipolares Schaltverhalten b Potenzierung oder Depression durch wiederholte Spannungssweeps. Der Inset zeigt Spannung und Strom versus Zeit (V-I-t), demonstrierend den Leitfähigkeitszustand während Potenzierung oder Depression. c Ausdauer-Cycling-Leistungstest bei Auslese-Spannung von -0,3 V für 10³ Zyklen eines breiteren bipolaren Sweep-Bereichs von 0 bis +4,0 V für Set und 0 bis −4,0 V für Reset. d Wiederholte Eigenschaften der Leitfähigkeitsmodulation

Das Memristor-Bauelement kann auch unter Puls-Signalen statt DC-Bias-Sweep-Spannung betrieben werden. Abb. 2d zeigt die Bauelementantwort in Form von Potenzierung oder Depression nach Implementierung repetitiver potenzierender (positiver Bias) und depressierender (negativer Bias) Pulse. Die Amplituden der potenzierenden und depressierenden Pulse betragen +1,2 V und −1,2 V, jeweils, und alle Pulsbreiten und Intervalle sind auf 5 ms festgelegt. Hier wird die Leitfähigkeitsmodulation im Bauelement unabhängig von positivem oder negativem Puls-Bias beobachtet, was der synaptischen Antwort in Form von Potenzierung oder Depression unter potenzierenden und depressierenden Stimuli ähnelt. Es ist offensichtlich, dass die Bauelementantwort von Zyklus zu Zyklus abhängig von der Anzahl der Stimulationspulse angepasst werden kann, was zeigt, dass eine stabile und einheitliche Potenzierung und Depression unabhängig von der Polarität des angewendeten Bias zur Emulation der Gewichtsanpassung und Gedächtnisverstärkung in einer elektronischen Synapse verwendet werden kann [30].

Zum Verständnis des Schaltverhaltens werden die Leitungsmechanismen durch Anpassung der I-V-Kennlinien analysiert. Zu diesem Zweck wird auch ein eigenständiger SiO_x:Ag-Dünnschicht-basierter Memristor mit der Struktur Ag/SiO_x:Ag/p⁺⁺-Si hergestellt. Wie in Abb. 3a gezeigt, zeigt die Bauelementantwort auf quasi-DC-Spannungssweeps ein typisches Schwellenwert-Schaltverhalten, wie zuvor berichtet [29, 31]. Die Pfeilrichtungen zeigen, dass das Bauelement zwischen den beiden Zuständen als flüchtiger Speicher zykliert werden kann. Die I-V-Kurve des Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelements zeigt jedoch, dass die Situation ganz anders ist als beim eigenständigen SiO_x:Ag-basierten Memristor-Bauelement. Abb. 3b zeigt, dass das Bauelement bipolare Schaltverhalten in Bezug auf LRS und HRS unter dem positiven und negativen Teil der I-V-Kurve aufweist, wobei die Betriebsspannungen relativ höher sind. Abb. 3c demonstriert die I-V-Kurve des Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelements, angepasst als Ln(I) versus Ln(V) des positiven Bereichs für HRS und LRS. Diese Anpassungsergebnisse zeigen, dass das Ladungstransportverhalten bei HRS mit einem klassischen fallengesteuerten raumladungsbegrenzten Leitungsmechanismus (SCLC) konsistent ist, der aus drei Bereichen besteht: Ohmscher Bereich (I/V), Child'sches Gesetz Bereich (I/V²) und steiler Stromanstiegsbereich [32]. Währenddessen zeigt das lineare Verhalten bei LRS, wo die Steigung = 1 ist, ein exzellentes Ohmsches Verhalten, wie in Abb. 3c dargestellt. Die unterschiedlichen Leitungsverhalten bei HRS und LRS werden durch die Bildung leitfähiger Ag-Filamente bei LRS belegt [32]. Abb. 3d stützt weiter, dass resistives Schalten durch leitfähige Filamentbildung/-ruptur verursacht wird. Man sieht, dass während der LRS des Bauelements unabhängig von der Zellgröße ist, der HRS proportional zur Zellgröße ist. Diese größenunabhängige Eigenschaft beim LRS wurde generell in leitfähigen Filament-basierten Speicherbauelementen beobachtet [33]. Daher kann geschlossen werden, dass das resistive Schaltphänomen im Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelement typischerweise von der kontrollierten Bildung/Ruptur leitfähiger Filamente unter positivem/negativem Bias-Spannung herrührt. Die graduellen Leitfähigkeitsänderungen könnten aus der Variation des querschnittsseitigen Spalts zwischen TE und BE unter elektrischem Feld resultieren, ähnlich wie in anderen Berichten [34]. So kann der Gesamtwiderstand des Bauelements als R = R_ij = V/I gemäß dem Ersatzschaltkreis beschrieben werden, wobei R_ij als der Widerstand definiert ist, der zur lateralen Spaltgröße des CF zwischen TE und BE gehört. Daher kann, wenn dieser Spalt durch Modulation der Ag-CF-Größe zwischen TE und BE mittels geeignet programmiertem Bias angepasst werden, die Leitfähigkeit oder der Widerstand des memristiven Bauelements graduell abgestimmt werden.

Leitungsmechanismus-Analyse von Ag/SiO_x:Ag/p⁺⁺-Si und Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Bauelementen. a Lineare I–V-Kurve von Ag/SiO_x:Ag/p⁺⁺-Si und b Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Bauelement. c Leitungsmechanismen entsprechen SCLC bei HRS und Ohmsch bei LRS für Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Bauelement gemäß Anpassungsergebnissen des positiven Bereichs der I–V-Kurve in (b). d Zellflächenabhängigkeit der Leitfähigkeit bei LRS oder HRS

Ein entsprechendes physikalisches Modell wird in Abb. 4 präsentiert, um den Schaltmechanismus in eigenständigen SiO_x:Ag- und SiO_x:Ag/TiO_x-basierten Memristor-Bauelementen zu interpretieren. Das Verhalten von Ag-Nanopartikeln in SiO_x-basierten Zellen kann basierend auf elektrochemischen Reaktionen (Migration und Akkumulation von Ag-Ionen und Ag-Atomen) zwischen den bipolaren Elektroden interpretiert werden, ähnlich wie zuvor berichtet [22, 35]. Wenn Sweep-Spannung angelegt wird, wachsen Ag-Nanopartikel weiter, um den Spalt zwischen den Elektroden zu überbrücken, was zu einem abrupten Stromanstieg bis zum Compliance-Level führt, und der Memristor wird im LRS eingeschaltet (wie im mittleren Panel von Abb. 4a gezeigt). Nach Entfernung des elektrischen Bias kontrahieren die verlängerten Ag-Nanocluster, die zuvor die Brücke bildeten, nun rasch [22], und das Bauelement kehrt zum HRS zurück (wie im letzten Panel von Abb. 3a) [35], was ein bipolares Schwellenwert-Schaltverhalten in einem Memristor anzeigt, der zwischen den beiden Zuständen wie in flüchtigen Speicherbauelementen zykliert werden kann.

Schematisches Diagramm des physikalischen Modells für Schaltverhalten. a Ag/SiO_x:Ag/p⁺⁺-Si Memristor-Bauelement; b Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelement

Die Situation ist im Fall des SiO_x:Ag/TiO_x-basierten Memristor-Bauelements ganz anders, wo die SiO_x-Dünnschicht eine hohe Bandlücke (~9 eV) und eine niedrigere Dielektrizitätskonstante (~3) hat, aber die TiO_x-Schicht eine niedrige Bandlücke (~3 eV) und eine hohe Dielektrizitätskonstante (~40) aufweist, was das elektrische Feld über der SiO_x-Schicht höher macht als über der TiO_x-Schicht, wodurch mehr Ag-Atome in der SchaltSchicht gelöst werden [28]. Es sind die niedrige Ionenbeweglichkeit und niedrige Redox-Reaktionsrate von Titanoxid, die die Migration und Akkumulation von Ag-Atomen und Ag-Ionen über die Grenzflächenschicht kontrollieren [36]. Diese beiden Tatsachen können die Bildung eines nanokegelförmigen Filaments von TE zu BE verursachen [37]. Der konzentrierte metallische Bereich in Form effektiver Einschränkung des Filamentwachstums in Form eines Nanokegels von TE zu BE kann Kontrolle der Widerstandszustände während zyklischer Operation bieten [38]. Wenn die obere Ag-Elektrode ausreichend positiv über den Doppelschichten gebiast ist, ist das elektrische Feld über den Dielektrikumsschichten ausreichend, um Ag-Ionen von der Ag TE zur p⁺⁺-Si BE durch die Grenzflächenschicht zu treiben, was den effektiven Spalt zwischen den Elektroden verringert (wie im mittleren Panel von Abb. 4b gezeigt). Die Ag-Filamente lösen sich nicht auf, es sei denn, eine negative Spannung wird angelegt, und neigen dazu, ihre ursprüngliche Form beizubehalten, auch wenn die Bias-Spannung entfernt wird. Wenn eine negative Spannung angelegt wird, beginnt ein normaler RESET, und Ag-CFs werden teilweise desolidarisiert (meist an der dünnsten Stelle) aufgrund des thermisch unterstützten elektrochemischen Prozesses [39]. Der Memristor schaltet aus und kehrt zum HRS zurück (letztes Panel von Abb. 4b), und wird dann reversibel zwischen zwei Zuständen zykliert (gezeigt in Abb. 3b) als nicht-flüchtiges Speicherbauelement. Das linke Panel von Abb. 4b zeigt, dass die hier gebildeten Filamente dicker sein sollten als jene im mittleren Panel von Abb. 4a, die nicht aufgelöst und rupturiert werden können, es sei denn, eine negative Spannung wird angelegt. Der Filamentteil in der SiO_x-Schicht ist immer noch viel dünner als der Nanokegel-Teil in der TiO_x-Schicht, und die Form des gesamten Filaments ähnelt irgendwie einem Nanokegel. So wird, wenn ein negativer Bias angelegt wird, der Filament schnell rupturieren, wenn negative Spannung angelegt wird (Abb. 3b), wohingegen die Spannung weiter erhöht wird und der Strom wieder ansteigt, was ein Risiko für negatives SET bei hohem Bias-Bereich aufgrund residualer Ag-Atome nahe der BE-Oberfläche anzeigt.

Tatsächlich ist der gesamte Memristor-Widerstand im HRS nur mit dem Spalt zwischen der Filament-Nanokegel-Spitze und der Bottom-Elektrode verbunden, der durch Anpassen des elektrischen Bias erhöht oder verringert werden kann [33]. Diese Tendenz, den HRS in Memristoren zu ändern, ist in Abb. 2b zu sehen, wo der Strom unter wiederholtem Sweep-Bias von 0 V bis +2,1 V und von 0 V bis −2,1 V jeweils aufeinanderfolgend erhöht oder verringert werden kann. Andererseits reicht konstantes Sweepen einer Spannung unter +2,1 V nicht aus, um einen leitfähigen Filament über TE und BE zu bilden. Stattdessen kann der leitfähige Ag-Filament graduell Ag-Atome akkumulieren, was zu einer Verringerung des effektiven Spalts zwischen den Elektroden führt, wie in Zusatzdatei 1: Abb. S3 gezeigt. Daher kann durch Verwendung geeignet programmierter Bias der Übergang von typischem Schwellenwert-Schalten zu graduellen Schalten realisiert werden, und der Gesamtwiderstand der Speicherzelle kann durch Anpassen des effektiven Spalts zwischen den Elektroden graduell abgestimmt werden, wie es in einer biologischen Synapse beobachtet werden kann.

Ähnlich wie in einer Bio-Synapse können Eingangsreize mit geeigneter Pulsprogrammierung die Leitfähigkeitszustände des Memristor-Bauelements ändern, um mehrere neurale Aufgaben auszuführen. PPF ist ein weiteres entscheidendes Merkmal, das Leitfähigkeit durch zeitliche Summation von Eingangsreizen anpassen und mehrere kurzzeitige neurale Aufgaben ausführen kann, einschließlich synaptischer Filterung und Anpassung [40, 41]. PPF-Funktion in einer Bio-Synapse funktioniert wie folgt: Die zweite Postsynaptische Antwort wird höher als die erste während zwei aufeinanderfolgender Spike-Reize, wobei das Intervall der Spikes kürzer ist als die Erholungszeit [22]. Abb. 5a zeigt die Bauelementantwort, die nach Implementierung eines Paares von Fazilitation-Pulsen mit Amplitude +2,0 V mit fester Breite und Intervall, genannt als Skala von 0,08 s, überwacht wird. Ein merklicher Stromanstieg als Antwort des zweiten Pulses im Vergleich zum ersten wird beobachtet, was eine offensichtliche Änderung des Leitfähigkeitszustands nach Implementierung geeigneter Pulsprogrammierung anzeigt. Während des Intervalls zwischen zwei aufeinanderfolgenden Pulsen wird ein Stromabfall beobachtet, was auf das Vorhandensein flüchtigen Charakters im Bauelement zurückgeführt werden kann. Der Leitfähigkeitsabfall könnte der Diffusion von Ag-Atomen nach Entfernung des potenzierenden Pulses entsprechen [42]. Die erfolgreiche PPF-Funktion kann nur ausgeführt werden, wenn das Zeitintervall zwischen zwei aufeinanderfolgenden Pulsen kürzer ist als die Diffusionsrelaxationszeit der Ag-Atome, was mehr Ag-Atome in die SiO_x:Ag/TiO_x-Schicht drückt. Zudem wird ein Sättigungszustand erreicht, wenn das Bauelement kontinuierlich mit einer Anzahl von Fazilitation-Pulsen mit Amplitude +2,0 V und fester Breite und Intervall (Skala 0,08 s) stimuliert wird, wie in Abb. 5b gezeigt. Die Ergebnisse zeigen, dass bei Anlegen von Hochfrequenz-Pulsen, die mehr Ag-Atome in die SiO_x-Schicht pumpen, bis eine leitende Brücke über TE und BE gebildet wird, ein Sättigungsniveau erreicht wird [22]. Dieses Phänomen ist der Hebbschen Lernregel sehr ähnlich, wo die synaptischen Gewichtsänderungen einen gesättigten Wert haben müssen, um übermäßige Erregbarkeit der Neuronen durch ungestillte Spike-Pulszüge zu vermeiden [43].

Experimentelle Ergebnisse der Gepulste-Puls-Fazilitation (PPF). a Implementierung von PPF an Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Bauelement mit +2,0 V Pulsamplitude mit 0,08 s. b Demonstration der synaptischen Gewichtsbewegung zur Sättigung mit Pulsfolge von Amplitude +2,0 V mit gleicher Breite und Intervall von 0,08 s

Des Weiteren, wie in einer biologischen Synapse, wird ein Memristor einen Gedächtnisverlust mit plötzlichem Stromabfall nach Implementierung eines potenzierenden Spikes erleiden, was als Existenz von STP im Memristor ascribed werden kann [44, 45]. In der Neurobiologie werden STP und LTP allgemein als Kurzzeitgedächtnis (STM) und Langzeitgedächtnis (LTM) ascribed [46]. Es wurde festgestellt, dass der STP-zu-LTP-Übergang durch wiederholte Reize (d.h. einen Rehearsal-Prozess) erfolgen kann [46, 47]. Um dieses Verhalten mit denen in biologischen Synapsen zu verifizieren und zu vergleichen, wurde eine Sequenz von Spannungspulsen an unsere Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelemente implementiert. Abb. 6a zeigt den Stromanstieg von einem Anfangszustand von 0,05 mA auf 1,8 mA nach Implementierung von 15 aufeinanderfolgenden Pulsen (Amplitude +1,4 V, Breite und Intervall 5 ms). Der normierte Stromabfall ((I_t−I_o)/I_o × 100 %) wird bei Auslese-Spannung +0,3 V unmittelbar nach Auflegen potenzierender Pulse mit Zeit (t) gemessen, wie in Abb. 6b gezeigt. Der Zusammenhang zwischen normiertem Stromabfall und Zeit wird gut durch die in Gleichung (1) gegebene Relation angepasst [48]:

ΔI_t/ΔI_o × 100 % = exp[−(t/τ)^β] (1)

Stromabfall und Gedächtnisretention in Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor. a Stromanstieg nach Implementierung von 15 aufeinanderfolgenden potenzierenden identischen Pulsen. b Stromabfall wird bei Auslese-Spannung +0,3 V nach Stimulation des Bauelements überwacht. c Normierter Stromabfall versus Zeit zeigt Übergang von STP zu LTP nach Implementierung von Pulsfolgen mit Anzahl der Stimulationen. d Gedächtnisretention und Relaxationszeit (τ) zu Pulszahlen

Hier ist τ die Relaxationszeit, und β der Stretch-Index (0 < β < 1). Allgemein wird diese Relation verwendet, um Relaxationsprozesse in ungeordneten Materialien mit zufälliger Energieverteilung zu beschreiben. Die Kurve zeigt, dass der Abfall des synaptischen Gewichts der menschlichen "Vergessenskurve" in der Psychologie [49] ähnelt, die einen schnellen Abfall am Anfang aufweist, der als STP bezeichnet werden könnte, und dann allmählich ein stabiles Niveau erreicht, das als LTP im Bauelement bezeichnet werden könnte. Allerdings wird ein offensichtlicher Abfall des normierten Stroms im Bauelement in einem sehr kurzen Zeitintervall (t) beobachtet und erreicht dann ein Sättigungsniveau bei niedrigem Leitfähigkeitszustand (bis zu 16 % in 50 s). Unter dieser Situation haben wir ohne weitere Änderung der PulspARAMETER einen weiteren Simulationsprozess mit wiederholter Pulszahl durchgeführt. Der Strom wird bei Auslese-Spannung +0,3 V unmittelbar nach Auflegen unterschiedlicher Pulszahlen (d.h. 25, 50, 100 und 200) vom gleichen Anfangszustand für jeden Satz von Pulsfolgen gemessen. Abb. 6c zeigt, dass der normierte Stromabfall mit Zeit in jedem Messsatz durch die in Gleichung (1) gegebene Relation angepasst wird. Abb. 6d zeigt, dass durch Erhöhung der Stimulationszahl die Relaxationszeit (τ) zunimmt, was bedeutet, dass der Vergessensprozess langsamer verblasst. Gleichzeitig wird eine offensichtliche Erhöhung des Stromniveaus beobachtet, was eine positive Änderung des synaptischen Gewichts (Leitfähigkeit) impliziert, wie in Abb. 6d durch die schwarze Linie gezeigt. Diese Ergebnisse in Abb. 6 liefern klare Beweise für die Existenz von STP und LTP in unserem Bauelement. Eine geringere Anzahl von Stimulationen kann nur STP im Bauelement induzieren, mit einem leichten Anstieg der Leitfähigkeit beim Sättigungsniveau. Daher steigert die Erhöhung der wiederholten Stimulationen nicht nur das Leitfähigkeitsniveau, sondern erreicht auch ein lang anhaltendes Gedächtnisretentionsphänomen, wie in Abb. 6d durch die rote Linie gezeigt.

Konventionelle digitale Speicher erfordern Nicht-Flüchtigkeit, um Informationen zu speichern, während in Bio-Synapsen Informationsprozesse entsprechend den Speicherstatus neu konfigurieren. In Abb. 6 ist zu sehen, dass der Übergang von STP zu LTP realisiert wird und das synaptische Gewicht entsprechend angepasst wird, während unwichtige mit geringem synaptischem Gewicht temporär gespeichert und dann mit der Zeit abnehmen. Dieses Phänomen ist dem "Multi-Store-Modell" von Atkinson und Shiffrin [50] sehr ähnlich. In diesem Modell wird Eingangs-Information zuerst analysiert, dann in verschiedenen Hierarchieebenen gemäß der Wichtigkeit des "synaptischen Gewichts" durch den Rehearsal-Prozess gespeichert. Daher hat eine Erhöhung des synaptischen Gewichts und die resultierende verlängerte Relaxationszeit (τ) in unserem Bauelement als Funktion der Stimulationszahlen das Rehearsal-Schema am besten verifiziert.

Neben dem Puls-Wiederholungsprozess wird der STP-zu-LTP-Übergang weiter als Funktion der Pulsstärke untersucht. Die Bauelementantwort wird nach Implementierung unterschiedlicher Pulsaamplituden, d.h. +1,2 V, +1,6 V, +2,0 V und +2,8 V mit ähnlicher Breite und Intervall-Skala von 3 ms, überwacht, wie in Abb. 7a gezeigt. Der Strom wird mit Auslese-Spannung +0,3 V nach Auflegen jedes Pulszugs aus 50 Pulsen überwacht. Die angepassten Ergebnisse mit dem gestreckten Exponential-Relaxationsmodell in Abb. 7a zeigen, dass die Relaxationszeit als Funktion der Pulsstärke zunimmt (wie in Abb. 7b rote Linie gezeigt). Gleichzeitig zeigt Abb. 7b eine Erhöhung des synaptischen Gewichts von ca. 90 % bei größerem τ von 43 s und +2,8 V Amplitude, was viel höher ist als das synaptische Gewicht von ca. 25 % bei kleinerem τ von 10 s und +1,2 V Amplitude (Abb. 7b schwarze Linie), was die Bildung von LTP anzeigt. Basierend auf diesen Ergebnissen ist leicht zu erkennen, dass Bildung und Persistenz von LTP in unserem Bauelement stark sowohl von Pulszahlen als auch Pulsaamplitude abhängen. Diese Ergebnisse stimmen mit den Tatsachen überein, dass Speicherzustände (STM und LTM) und ihre Stabilitäten in Bio-Synapsen mit den Eingangsreizcharakteristiken zusammenhängen.

Experimentelle Ergebnisse des Stromabfalls in Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelement nach Stimulationsprozess. a Normierter Stromabfall versus Zeit zeigt Transformation von STP zu LTP; b Gedächtnisretention und Relaxationszeit (τ) als Funktion der Pulsamplitude

Die Spike-Zeit-abhängige Plastizität (STDP) ist ein weiterer fundamentaler Charakter für Lern- und Gedächtnisfunktionen [51] in einer biologischen Synapse. Es wurde berichtet [52], dass in der elektronischen Synapse das Gewicht durch relatives Timing von Prä- und Postsynaptischen Pulsen moduliert werden kann. Die Hebbsche STDP-Regel funktioniert wie folgt: Wenn der Prä-Spike dem Post-Spike vorausgeht (Δt > 0), könnte dies die Verbindungsstärke zwischen zwei Neuronen verstärken. Im Gegensatz dazu, wenn der Post-Spike dem Prä-Spike vorausgeht (Δt < 0), könnte dies die Verbindungsstärke schwächen. Solche Verstärkung und Schwächung der Verbindungsstärke zwischen zwei Neuronen werden auch LTP und LTD genannt [45]. Im gesamten Prozess bestimmt die Reihenfolge von Prä- und Post-Spikes bezüglich Zeit die Polarität der Gewichtsänderung (ΔW). Um die STDP-Regel in unserem Bauelement zu emulieren, wird ein Paar Pulsen (+1,2 V, 5 ms und −1,2 V, 5 ms) als Prä- und Post-Spiking-Signale implementiert, wie in Abb. 8a gezeigt. Man sieht, dass eine größere Leitfähigkeitsänderung (synaptisches Gewicht) mit Abnahme von Δt auftaucht (in beiden Fällen Δt > 0 und Δt < 0). Die prozentuale Änderung des synaptischen Gewichts ist definiert als ΔW = (G_t−G₀)/G₀ × 100 %. Hier ist G₀ die vor Stimulation gemessene Leitfähigkeit und G_t die nach Stimulation mit Prä- und Post-Spiking-Paaren gemessene Leitfähigkeit. Ein Plot in Abb. 8b erklärt den Zusammenhang zwischen ΔW und Δt vor und nach dem Simulationsprozess. Man sieht, dass wenn die Prä-Synapse (positiv) vor dem Post-Spike (negativ) erscheint (Δt > 0), die Leitfähigkeit mit Zunahme von ΔW bei Abnahme von Δt verstärkt wird. Im Gegensatz dazu, wenn die Prä-Synapse (positiv) nach dem Post-Spike (negativ) erscheint (Δt < 0), wird die Nett-Leitfähigkeit des Bauelements verringert (deprimiert) in ΔW bei Zunahme von Δt. Diese Ergebnisse haben demonstriert, dass unser Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelement die Hebbsche STDP-Lernregel in Form einer künstlichen Synapse erfolgreich emuliert hat.

Experimentelle Ergebnisse für Implementierung der STDP-Regel in Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelement. a Schematische Illustration der Implementierung elektrischer Programmier-Bias bestehend aus Paar Pulsen mit Amplituden +1,2 V und −1,2 V festgelegt mit gleicher Breite von 5 ms. Die Annäherungszeitdifferenz zwischen Stimulus-Pulsen ist Δt ms (t = ±10n, n = 1, 2, …, 10); b Synaptisches Gewicht (ΔW) als Funktion des Spike-Timings (Δt), demonstrierend gut Potenzierung und Depression im Memristor-Bauelement

Fazit

Zusammenfassend wurde eine neue Art von Memristor-Bauelement mit der einfachen Struktur Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si durch physikalische Gasphasenabscheidung hergestellt. Die synaptischen Charakteristiken des Memristors mit einem weiten Widerstandsänderungsbereich für synaptische Gewichtsmodulation durch Implementierung positiver oder negativer Pulsfolgen wurden ausführlich untersucht. Mehrere entscheidende Lern- und Gedächtnisfunktionen wurden simultan in einem einzigen gefertigten Memristor-Bauelement demonstriert, einschließlich Kurz-/Langzeitpotenzierung und -Depression (STP/STD, LTP/LTD), PPF und STP-zu-LTP-Übergang sowie STDP, die durch Wiederholung von Pulsen über einen Rehearsal-Prozess hinaus angepasst und kontrolliert werden. Darüber hinaus zeigt die Analyse logarithmischer I-V-Kennlinien mit entsprechendem physikalischem Modell, dass die kontrollierte Bildung/Auflösung von Ag-Filamenten über die Ag- und p⁺⁺-Si-Elektroden die Leistung des neuen Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si Memristor-Bauelements mit einer TiO_x-PufferSchicht zwischen der SiO_x:Ag-Schicht und der Bottom-Elektrode verbessern kann. Dieses entwickelte Bauelement als künstliche Synapse könnte eine potenzielle Forschungsperspektive im Design und der Hardware-Implementierung neuer Generation biomimetischer neuronaler Netze und Computingsysteme bringen.