Einfluss der Ätzparameter auf die Ge/Si-FinFET-Kanalfertigung und Bauelementleistung

Zusammenfassung

Bei der Bildung von Ge-Fin-Strukturen auf einem Silicium-auf-Isolator (SOI)-Substrat zeigte sich, dass der Trockenätzprozess sorgfältig kontrolliert werden muss. Andernfalls kann es zu Überätzen von Ge oder zur Bildung eines unerwünschten Ge-Fin-Profils kommen. Wenn der Ätzprozess nicht gut kontrolliert wird, wird die obere Ge/SOI-Struktur weggeätzt, und nur die Si-Fin-Schicht bleibt übrig. In diesem Fall zeigt das Bauelement abnormale Eigenschaften. Der Ätzprozess entwickelt sich zu einem kritischen Schritt bei der Bauelementskalierung und -verpackung und beeinflusst Versuche, die Packungsdichte zu erhöhen und die Bauelementleistung zu verbessern. Daher wird vorgeschlagen, die Optimierung des Plasmareaktorbetriebs durch Simulationen durchzuführen, um nicht nur die Prozessparameter anzupassen, sondern auch die eingesetzte Hardware zu modifizieren. Wir werden Ge-Knotenlose Bauelemente durch aktualisierte Fertigungsparameter entwickeln. Außerdem wollen wir Fehlpassungsdislokationen an der Grenzfläche beseitigen oder Fadendislokationen durch zyklisches thermisches Glühen reduzieren, um das Ziel zu erreichen, eine freitragende Struktur epitaktischer Ge-Schichten mit hoher Qualität zu erhalten.

Hintergrund

Eine Möglichkeit, die Ansprechgeschwindigkeit von Halbleiterbauelementen zu erhöhen und ihren Stromverbrauch zu senken, ist die Verwendung eines Halbleiters mit hoher Ladungsträgermobilität. Beispiele hierfür sind Ge sowie seine Legierungen und Verbindungen. Wenn jedoch eine Struktur durch Aufstapeln einer Halbleiterschicht auf einem Substrat aus einem anderen Halbleiter gebildet wird, können Probleme auftreten. Der Unterschied in den Gitterkonstanten kann Versetzungen verursachen, die sich nachteilig auf die Bauelementleistung auswirken. Konventionell wird bei der Fertigung Ge-basierter Bauelemente auf Si-Substrat zunächst eine dickere Puffer- oder Opferschicht (z. B. Si/Ge-Pufferschicht) auf dem Siliciumsubstrat gebildet. Anschließend wird eine Ge-Epitaxieschicht auf der Si/Ge-Pufferschicht gewachsen. Danach werden anisotrope und isotropische Ätzprozesse nacheinander durchgeführt, um einen Teil der Pufferlage zu entfernen und die Ge-Epitaxieschicht zu erhalten. VLSI-Bauelemente müssen hohen Treibstrom, niedrigen Sperrstrom und niedrige Versorgungsspannung aufweisen, um hohe Leistung, niedrigen Standby-Stromverbrauch und reduzierte dynamische Leistungsaufnahme zu gewährleisten. Derzeit werden spannungsverstärkte Mobilität, High-k/Metall-Gate und dreidimensionale (3D) Bauelementarchitektur im 22-nm-Knoten [1] für die kontinuierliche Skalierung komplementärer Metall-Oxid-Halbleiter (CMOS) mit Si-Kanal eingesetzt. Zusätzlich zu Eigenschaften wie hoher Mobilität werden neue Bauelementarchitekturen wie Gate-All-Around (GAA) [2] und Ultrathin-Body-Feldeffekttransistoren (FETs) [3] benötigt, um die elektrostatische Kontrolle in Sub-10-nm-Knoten zu verbessern. Ge-basierte GAA pFETs [4] und nFETs [5] mit Inversionsbetrieb (INV) wurden demonstriert. Die Knotenbildung in Ge-INV-Bauelementen ist jedoch kritisch aufgrund geringer Dopantenlöslichkeit, schneller Dopantendiffusion und niedrigem Thermobudget. Um diese Probleme zu lösen, wurden knotenlose (JL) Bauelemente [6] vorgeschlagen, die einen hochdotierten Kanal mit demselben Ladungsträgertyp wie die Source/Drain (S/D)-Bereiche verwenden. Die schnelle Transistorskalierung erfordert jedoch die Entwicklung neuer, effektiverer Bauelemente. In den letzten Jahren haben sich JL-FETs als vielversprechende Transistoren der nächsten Generation erwiesen. Der JL-FET ist im Grunde ein Widerstand, in dem die mobile Ladungsträgerdichte durch das Gate gesteuert werden kann. Im EIN-Zustand fließt ein großer Volumenstrom aufgrund der relativ hohen Dotierung im Kanalbereich; der Oberflächenakkumulationsstrom addiert sich dazu. Der Dotierungsgrad im JL-FET muss hoch sein, um einen geeigneten Treibstrom zu erreichen, während der Bauelementquerschnitt klein genug sein muss, damit das Bauelement abgeschaltet werden kann. Bei hochdotierten JL-FETs unterliegen die Ladungsträger jedoch signifikanter Verunreinigungsstreuung, wodurch der Treibstrom erheblich verschlechtert wird [7]. Darüber hinaus bieten JL-FETs den Vorteil einfacher Fertigung, hoher Ladungsträgermobilität und niedriger Gate-Kapazität im Gegensatz zu INV-Bauelementen [8–12]. Kürzlich wurden Double-Gate [13] und Body-Tied Tri-Gate [14] Ge JL-FET pMOSFETs auf Germanium-auf-Isolator-Substraten und Bulk-Si demonstriert.

Da mikroelectronische Bauelemente weiter schrumpfen und Prozessanforderungen immer strenger werden, wird Plasmasimulation und -modellierung zunehmend attraktiv als Werkzeug für Design, Kontrolle und Optimierung von Plasmareaktoren [15]. Mehrere Techniken werden verwendet, um das Verhalten von Plasmaprozessen basierend auf der Diskrepanz in Längen- und Zeitskalen zu simulieren. Eine Simulationsmethode, Computational Fluid Dynamics (CFD), wird häufig verwendet, um Strömungsfelder für Engineering-Design-Merkmale vorherzusagen und experimentelle Grenzen zu extrapolieren. Ihre Modellierung wurde angewendet, um Strömungsmischphänomene [16] zu untersuchen, aber selten für Ätzprozesse. Daher schlug diese Studie vor, das thermische Strömungsfeld von Plasmareaktoren für Ätzprozesse detailliert zu charakterisieren und dann numerische Parameter abzuleiten, die für Experimente vorteilhaft sein können.

In dieser Arbeit wurde Ätzen durchgeführt, um freitragende epitaktische Ge-Schichten über Si sowie anderen Legierungshalbleitern für die Bauelementintegration zu formen. Die Simulationsergebnisse werden durch Experimente validiert; daher werden Anfangs- und Randbedingungen sowie Parameter im numerischen Modell modifiziert, um die Datenzuverlässigkeit zu erhöhen. Wir erwarten, dass optimale Parameter durch Experimente und Simulationen gewonnen werden können, um Ätztechniken zu verbessern und diese Transistorenentwicklung durch höhere Fertigungsqualität und niedrigere Produktionskosten zu erfüllen.

Methoden/Experimentell

Als Startsubstrate dienten SOI-Wafer mit einer 70 nm dicken oberen Siliciumschicht (p-Typ, 9–18 Ω·cm). Die Wafer wurden mit den Standard-RCA-Reinigungen SC-1 und SC-2 gereinigt, um Organika, unerwünschte Metalle und Partikel zu entfernen. Dies folgte Spülen in deionisiertem Wasser und Trocknen in N₂. Der Ge-Film wurde in einem Niederdruck-CVD-Epitaxiereaktor (Epsilon 2000, ASM) mit 10 % GeH₄ als Vorläufersubstanz abgeschieden. Wasserstoff diente als Trägergas. Vor der Ge-Abscheidung wurde eine in-situ HCl-basierte Vorbehandlung bei 850 °C und 10 Torr durchgeführt, um die Waferoberfläche vorzubereiten. Die Substrattemperatur wurde dann auf 400 °C geändert, um einen Ge-Film auf dem SOI-Wafer mit 10 % GeH₄ wachsen zu lassen. Die Dicken der abgeschiedenen Ge-Filme wurden mittels Transmissionelektronenmikroskopie (TEM, thermische Emission Schottky-Typ, 0,5–200 kV) bestimmt. Die Kristallinitäten der Ge-Filme wurden mittels Röntgendiffraktometrie (XRD) (D8A, Bruker, CuKα-Strahlung, λ = 1,5408 Å, 20–70°) untersucht. Zusätzlich wurden Ω–2θ-Scans um den (004)-Beugungspeak mit einem X'Pert MRD (PANalytical) System durchgeführt. Ein zweifacher Ge {400} Kanalauschnitt-Kristallkollimator wurde verwendet, um CuKα1-Strahlung auszuwählen. Während der Standard-XRD-Messungen wurde das Proben in horizontaler Position fixiert, und die Quellen- und Detektorarme des Diffraktometers wurden im θ–θ-Modus bewegt. Reziproke-Raum-Abbildung wurde im Mittelauflösungsmodus mit dem genannten Kristallkollimator durchgeführt; 0,4 mm breite Schlitze befanden sich auf dem Detektorarm vor dem Szintillationszähler. Die Dicken der Ge-Schichten wurden mittels Ellipsometrie (M2000, J. A. Woollam Co., λ = 193–1690 nm) bestimmt. Der Fin wurde durch anisotropes Plasmaätzen mit Cl₂/HBr-Gas gebildet. Nach der Bildung des ZrO₂/TiN-Gates wurden S/D mit B (1 × 10¹⁵ cm⁻², 15 keV) implantiert und durch schnelles thermisches Glühen bei 550 °C für 30 s aktiviert.

Hochselektiver Trockenätzmechanismus von Germanium

Elektronen- und Neutralreaktionen sind isotrop, während Ionenreaktionen stark richtungsabhängig sind und mit der angelegten Bias-Spannung variieren. Durch Anpassen der Bias-Leistung können Ionen entlang der gewünschten Richtung beschleunigt werden, um die Ätzreaktion zu unterstützen. Allgemein akzeptiert ist, dass Br nicht spontan mit Si reagiert und energiereiche Ionen für die Reaktion benötigt werden. Ionen-assistierte Br- und Cl-Atome können unter Aktivierung spontan mit Ge- oder Si-Atomen reagieren und die flüchtigen Produkte GeBr₄, GeCl₄, SiBr₄ und SiCl₄ bilden, die von der Substratoberfläche desorbieren und abgepumpt werden können. Diese ionen-assistierte chemische Reaktion von Si mit Br hat sich als hochanisotrop erwiesen. Höhere vertikale Ätzraten wurden bei Variation der Bias-Leistung mit HBr erzielt, was bestätigt, dass die Zugabe von HBr zu Cl₂ die Ätzrate erhöhen kann [17]. Da Cl- und Br-basierte Plasmen Ge und Si durch einen ionen-assistierten Mechanismus ätzen, kann die Energie von Ionen wie Br⁺, Br²⁺, HBr⁺, Cl⁺ und Cl₂⁺ durch Bias der Substrathalterung kontrolliert werden. Es gibt keine ausgeprägte Änderung der lateralen Ätzrate durch Variation der Bias-Leistung sowohl beim Ätzen an der oberen Oberfläche als auch im Halsbereich. Undercuts wurden in den Fin-Strukturen gefunden, die mit HBr-Gemischen geätzt wurden, im Halsbereich, da laterales Ätzen durch Defekte entlang der Ge/Si-Grenzfläche verstärkt wurde. Auch die Maske beeinflusst potenziell die Formentwicklung durch seitlichen Ionenfluss. Dieser Effekt wird verstärkt, je tiefer das Profil wird und je größer die laterale Iongeschwindigkeitskomponente wird. Aufgrund der hohen Winkelabhängigkeit des HBr-Plasmaätzprozesses [18] kann geschlossen werden, dass die Kristallstruktur an der Ge/Si-Grenzfläche aufgrund teilweise gebundener Atome von Fehlpassungsdislokationen und relativ schwachen Ge-Ge- und Ge-Si-Bindungen schwächer ist. Durch Anpassen des Verhältnisses von HBr/Cl₂ und der Bias-Leistung können während der Ge-Bauelementefertigung verschiedene Fin-ähnliche Strukturen erhalten werden. Die Ätzeigenschaften von Ge und Si sind sehr ähnlich. Gase, die Si ätzen, ätzen Ge meist mit höherer Rate. Die Bindungsstärken von Ge und Si betragen Ge-Ge = 263,6 ± 7,1 kJ mol⁻¹ und Si-Si = 325 ± 7 kJ mol⁻¹ [2]. Unterschiedliche Bias-Leistungen wurden angewendet, um die vertikale Ätzrate durch gerichtete Beschleunigung der Ionen anzupassen. Bilder wurden nach dem Gate-Stack-Prozess aufgenommen. Die vertikale Ätzrate wurde aus der Filmhöhe relativ zum Oxidsubstrat berechnet. Laterale Ätzraten wurden aus zwei Teilen des Fins bestimmt: laterales Ätzen an der oberen Fin-Oberfläche und Ätzen im Halsbereich nahe der Ge/Si-Grenzfläche. Zusammenfassend wurde die Bias-Leistung experimentell als der kritischste Parameter im Ätzprozess identifiziert und beeinflusst daher entsprechend die Bauelementcharakteristiken.

In dieser Studie wurden alle Ätzprozesse in einem TCP 9600 Reaktor von Lam Research durchgeführt. Dies ist ein transformatorgekoppelter Plasmareaktor, der separate Steuerung der Spulenleistung (obere Elektrode) und der Substrat-Bias (untere Elektrode) ermöglicht. Helium-Rückseitenkühlung wurde integriert, um die Substrattemperatur effektiver zu kontrollieren. Die Proben wurden auf einem 6-Zoll-Si-Trägerwafer mit Vakuumfett montiert, bevor sie in die Ätzkammer eingeführt wurden. HBr/Cl₂-Chemie wurde für den anisotropen Ätzprozess genutzt. Der Prozessdruck wurde auf 10 mTorr kontrolliert. Der detaillierte experimentelle Aufbau und die Bedingungen sind in der Studie von Hsu et al. [4] illustriert.

Physikalisches Modell

CFD wird verwendet, um interne Informationen im Reaktor zu erhalten, und die Strömung wird als laminar mit Gleitrandbedingung betrachtet aufgrund der höheren Knudsenzahl in der Kammer (Abb. 1). In der vorliegenden Simulation wird der Plasmathermalfluss als Gemisch in den Impulsgleichungen betrachtet; Teilchentransport wird in den Spezies-Gleichungen berücksichtigt und chemische Reaktionen finden an der Suszeptorwand statt. Ein Modellfall für die Simulation ist in Abb. 3 illustriert. Das Einlassgas ist ein Gemisch aus Chlor (Cl₂) und Wasserstoffbromid (HBr). Die Gemischgeschwindigkeit am Einlass beträgt 0,026 m/s bei einer Temperatur von 333 K. Der Suszeptor und die Kammerwand werden auf Betriebstemperatur 473 K geheizt. Dieser Plasmaströmung wird durch elektrisches Potential-Bias angetrieben und hat chemische Reaktionen an der Suszeptoroberfläche in einheitlicher, wiederholbarer Weise, um schließlich aus dem Reaktor abgeführt zu werden. Nach Erstellung des Festkörpermodells mit CAD-Software wurde das Maschinensystem in strukturierten Gittern mit 50.000 Knoten erstellt, wie in Abb. 3 gezeigt. Die transiente Erhaltungsgleichung für den Transport einer skalaren Größe φ wird durch die folgende Gleichung in Integralform für ein beliebiges Kontrollvolumen V demonstriert [19]:

$$ \frac{d}{dt}\oint_V \rho \varphi\,dV + \oint \rho \varphi \vec{v}\cdot d\vec{A} = \oint \Gamma \nabla\varphi \cdot d\vec{A} + \int_V S_\varphi dV $$ (1*)

wobei ρ die Dichte angibt; \( \vec{v} \) der Geschwindigkeitsvektor ist; \( \vec{A} \) der Flächenvektor; V das Volumen; Γ der Diffusionskoeffizient für φ und S_φ der Quellterm von φ pro Volumeneinheit. Das Symbol φ kann durch 1 für die Kontinuitätsgleichung, u, v und w für die Impulsgleichungen in X-, Y- und Z-Richtung und C_i für die Spezies-Transportgleichungen in der Reaktorkammer ersetzt werden. Gleichung (1*) kann in verallgemeinerten Koordinaten mit der Finite-Volumen-Methode für die Simulation ausgedrückt werden. Nach Kombination der Randbedingungen kann Gleichung (1*) linearisiert und im Rechenbereich als algebraisches Gleichungssystem ausgedrückt werden, das mit dem SIMPLE-Algorithmus mittels CFD-Technik gelöst werden kann [19]. Beachte, dass die meisten Halbleiterfertigungsbauelemente weit unter Atmosphärendruck arbeiten. Bei solch niedrigen Drücken befindet sich der Fluiddruck im Gleitregime, und die normalerweise verwendeten No-Slip-Randbedingungen für Geschwindigkeit und Temperatur sind nicht mehr gültig. Der vorliegende Plasmaströmung bei sehr niedrigem Druck befindet sich im Gleitregime, das zwischen freiem Molekularstrom und Kontinuumsregime liegt [20]. Daher werden Gleitrandbedingungen für Geschwindigkeit und Temperatur für die Modellierung des Fluiddurchflusses in unseren numerischen Simulationen auferlegt.

Die Halbleitermaterialien Si(s) und Ge(s) werden auf der beheizten Suszeptoroberfläche durch die folgenden Oberflächenreaktionen weggeätzt:

$$ \mathrm{Cl}_2 + \mathrm{Si} = \mathrm{SiCl}_4 $$ (2*.1)

$$ 4\mathrm{HBr} + \mathrm{Si} = \mathrm{SiBr}_4 + 2\mathrm{H}_2 $$ (2*.2)

$$ 2\mathrm{Cl}_2 + \mathrm{Ge} = \mathrm{GeCl}_4 $$ (2*.3)

$$ 4\mathrm{HBr} + \mathrm{Ge} = \mathrm{GeBr}_4 + 2\mathrm{H}_2 $$ (2*.4)

Die chemischen Reaktionen sind ähnlich für Si-Ätzen in Gleichung (2*.1) und (2*.2) oder Ge-Ätzen in Gleichung (2*.3) und (2*.4). Daher wird der Si-Ätzprozess durch das Gemisch aus Chlor und Wasserstoffbromid in den folgenden Simulationen demonstriert.

Ergebnisse und Diskussion

Materialcharakterisierung

Querschnitts-TEM-Bilder der Ge-Schicht auf dem SOI-Substrat sind in Abb. 2a dargestellt. Wie zu sehen ist, sind Fehlpassungsdislokationen an der Ge/Si-Grenzfläche vorhanden; diese führen wiederum zu Fadendislokationen über den epitaktischen Ge-Film. Diese Fadendislokationen sollen den thermischen Missmatch zwischen Ge und Si akkommodieren. Die meisten Fadendislokationen endeten innerhalb von 80 nm von der Grenzfläche; viele breiteten sich jedoch bis zur Filmoberfläche aus. Der epitaktische Ge-Film auf dem SOI-Substrat wurde mit Bor implantiert und anschließend aktiviert, um die Dopantenverteilung und den Aktivierungsgrad zu untersuchen. Für die oberen 130 nm der Ge-Schicht betrug die Bor-Aktivierungsrate ∼85 %, wie in den PCOR-SIMS- und Spreitwiderstandsprofilen (SRP) gezeigt (Abb. 2b). Die Lochkonzentration fiel im unteren Teil der Ge-Schicht nahe der Ge/Si-Grenzfläche signifikant ab, aufgrund von Defekten und Messgrenzen von SRP. Bei den gefertigten Bauelementen wurde der defekte Ge-Bereich nahe der Ge/Si-Grenzfläche durch selektives Ätzen entfernt; somit sollten die PCOR-SIMS- und SRP-Messungen im Kanal genau sein. Das maximale Aktivierungsniveau von ~3 × 10¹⁹ cm⁻³ ist vollständig konsistent mit dem konventionellen Aktivierungslimit. Beachte, dass aufgrund der Niedertemperatur-Aktivierung (550 °C) während der Bor-Implantation die S/D in der Nähe des parasitären Si-Kanals hochohmig waren (Abb. 2); dies verhinderte parasitäre Si-Leitung. Abbildung 3 zeigt die Kapazitäts-Spannungs (CV)-Kennlinien der TiN/ZrO₂/Ge Metall-Isolator-Halbleiter-Kondensatoren (MISCAPs). Um die Bildung einer instabilen GeOₓ-Schicht während der High-k-Dielektrikum-Abscheidung und Nachbehandlung zu verhindern, wurde das nitridbasierte Material Ge₃N₄ und nicht GeO₂ als Grenzflächenschicht auf der Ge (001)-Oberfläche durch eine NH₃/H₂-Remote-Plasma-Behandlung eingebracht. Die ZrO₂-Schicht wurde bei 250 °C für 20 Zyklen durch atomare Lagenschichtung abgeschieden. Die gemessenen CV-Kurven zeigen keine Frequenzdispersion oder Streckung von 1 kHz bis 1 MHz und sind konsistent. Der Verlust, der Fallenzustände nahe der ZrO₂/Ge-Grenzfläche erzeugt, verschiebt die thermische Aktivierungsenergie für Minderheitsladungsträgererzeugung von der dem p-Ge-Bandlückenenergie entsprechenden auf die Mittellückenenergie. Die äquivalente Oxidschichtdicke (EOT) beträgt 0,6 nm und der D_it (Interface-Trap-Dichte) Wert beträgt ~3 × 10¹² cm² eV⁻¹ nahe dem Mittelloch, gemessen mit der Niedertemperatur-Leitfähigkeitsmethode (siehe Inset von Abb. 4).

Simulation der Reaktor-Betriebsparameter

Ein typisches Modell stationärer laminarer Plasmaströmungen wurde auf Hochleistungs-PCs simuliert. Das Einlassgas ist ein Gemisch aus Cl₂ mit Massenanteil 0,75 und HBr mit Massenanteil 0,25. Abb. 5a zeigt Konturen der niedrigen Einlasstemperatur, der höheren Innentemperatur und der Teilchenbahnlinien in der Reaktorkammer. Abb. 5b zeigt Massenanteilskonturen des Produkts SiCl₄, das oberhalb des Suszeptors niedrige Konzentration und unterhalb des Suszeptors bis zum Auslass hohe Konzentration aufweist. Zudem führt ein höherer Massenanteil von Cl₂ zu guter Ätzleistung, und dieses Know-how wurde durch die vorliegenden Simulationen validiert, wie in Abb. 6 gezeigt. Die horizontale Achse stellt eine radiale Position auf dem Suszeptor dar, die vertikale Achse die Ätzrate (kg/m²·s) von Si. Abb. 6 zeigt, dass der bessere Ätzprozess durch das Einlassgemisch von 75 % Cl₂ und 25 % HBr erreicht wird, und dieses Gemisch wurde für die Experimente in dieser Studie verwendet.

Ein weiterer Fall zur Demonstration der Machbarkeit computerunterstützter Experimente ist die elektrische Potentialverteilung in der Kammer für Plasmaätzen. Basierend auf dem zugrundeliegenden Mechanismus dieses Ätzprozesses wurde ein 2D-Simulationsmodell für die Verteilung der Plasmapleistungsdichte entwickelt, wie in Abb. 7 gezeigt, und an Messdaten angepasst, um die Genauigkeit des Modells zu bestätigen und das Experiment zu unterstützen.

Wie von Sugai [21] vorgeschlagen, kann die Selbstbias-Spannung mit den Kapazitäten der Scheide an der HF-Elektrode (C_K) und der Erdelektrode (C_A) in Beziehung gesetzt werden und wie folgt ausgedrückt werden:

$$ V_{\mathrm{DC}} = \frac{C_K - C_A}{C_K + C_A} V_{\mathrm{RF}} $$ (3*)

Laut vorliegenden Simulationen (Abb. 7) beträgt die Selbstbias-Spannung etwa −700 V, was nahe am theoretischen Wert von −650 V liegt, berechnet aus Gleichung (3*). Daher wird vorgeschlagen, Optimierung durch Simulationen durchzuführen, um nicht nur die Prozessparameter anzupassen, sondern auch die eingesetzte Hardware zu modifizieren. Dies wird helfen, Uniformität über den gesamten Lauf zu gewährleisten und zu hochwertigen, kostengünstigen, optimierten Prozessen führen.

Bauelementefertigung und Charakterisierung

Die epitaktische Ge-Schicht wurde mit Elektronenstrahllithografie in Fins mit den gewünschten Merkmalsgrößen strukturiert. Der Fin wurde durch anisotropes Ätzen mit Cl₂/HBr-basiertem Plasma gebildet, um den hochdefekten Ge-Bereich nahe der Ge/Si-Grenzfläche wegzuätzen. Der freitragende Ge-Fin auf SOI wurde mit der höheren Ätzselektivität von Ge gegenüber Si und der erhöhten Ätzrate der defekten Region [4] gebildet. Eine SiO₂-Kappe wurde dann abgeschieden und wurde nach Gate-Strukturierung zum Spacer. Nach Definition des aktiven Bereichs wurden die Gate-Stacks aus ZrO₂-Schichten jeweils durch ALD gebildet. Die Kanalschnitte der gefertigten Bauelemente sind in Abb. 8 dargestellt. Die Fin-Breite (W_fin) wird für die Kanalkonzentration von 8 × 10¹⁹ cm⁻³ verwendet, die mit der van-der-Pauw-Methode auf einer blanket Ge-Epischicht auf SOI extrahiert wurde. Beachte, dass die Kanalkontrollierbarkeit mit steigender Kanalkonzentration und steigendem W_fin abnimmt [12, 13]. Die hohe Kanalkonzentration erfordert ein kleines W_fin, um den niedrigen SS aufrechtzuerhalten. Schließlich wurden die Gate-Elektroden definiert und abgeschieden. Abbildung 9 zeigt die Ausgabe- und Transferkennlinien eines dreieckigen Ge-FinFETs mit Fin-Breite (W_fin) von 18 nm und Gate-Länge (L_g) von 90 nm. Das I_on/I_off-Verhältnis des Ge JL-FET beträgt bis zu 10⁵ und der Subschwellenhub (SS) beträgt ~100 mV dec⁻¹. Die Transferkennlinien des Si JL-FET sind in Abb. 10 dargestellt. Das I_on/I_off-Verhältnis des Si JL-FET beträgt ~10⁸, sein SS beträgt 90 mV dec⁻¹, sein L_g beträgt 80 nm und sein W_fin beträgt 20 nm. Abb. 8 zeigt auch, dass der Gate-Spannungsbereich ΔV_g ungefähr 0,5 V beträgt und nahe der Bandlücke von Ge (E_g/q = 0,66 V) liegt. Dies bestätigt, dass die I_d–V_g-Kurven in Abb. 8 für einen Ge-FinFET sind. Der Gate-Spannungsbereich ΔV_g in Abb. 6 beträgt jedoch ungefähr 1,8 V und liegt nahe der Bandlücke von Si (E_g/q = 1,1 V), nicht der von Ge (E_g/q = 0,66 V). Daher sind die I_d–V_g-Kurven in Abb. 9 für einen Si JL-FET und nicht für einen Ge JL-FET. Diese Beobachtung basiert auf Halbleiterbauelementphysik und wird durch die experimentell bestimmten I_d–V_g-Kurven der Ge- und Si-FinFETs sowie die Querschnitts-TEM/EDS-Si-Karten gestützt. Zwei Dinge sind aus den Insets in Abb. 11 ersichtlich. Die Insets zeigen die Ausgabe- und Transferkennlinien des unerwarteten Si JL-FET nach Ge-Überätzen; das I_on/I_off-Verhältnis dieses Bauelements beträgt bis zu 10⁸. Sein EIN-Strom beträgt jedoch nur 17 μA μm⁻¹ bei −1 V. Das hohe I_on/I_off-Verhältnis ist der Si-Schicht und nicht der Ge-Schicht zuzuschreiben. Wenn nur die Si-Schicht übrig bleibt, ist das Bauelement tatsächlich ein Si JL-FET und kein Ge JL-FET.

Schlussfolgerungen

Wir bestätigen die Beziehung zwischen Simulationsmodell und Messdaten. Daher wird vorgeschlagen, Optimierung durch Simulationen durchzuführen, um nicht nur die Prozessparameter anzupassen, sondern auch die eingesetzte Hardware zu modifizieren. Mit Hilfe numerischer Simulationen zur Bestimmung der Betriebsparameter für den Reaktor zeigten wir, dass die Parameter für den Ätzprozess zur Bildung von Ge/Si-Kanälen durch Experimente optimiert werden können, um den Ätzprozess zu verbessern und die Transistorenentwicklung durch Verbesserung der Fertigungsqualität und Senkung der Produktionskosten zu unterstützen. Die experimentellen Ergebnisse zeigten, dass die für Ge-FinFETs entwickelte Trockenätztechnik auch extrem nützlich für die Fertigung von hohen Fin-CMOS-Bauelementen ist.

Hybrider GaAs/AlGaAs-Nanodraht-Laser in Silber-V-Nut-Kavitäten für fortschrittliche plasmonische Wellenleiter Steigerung der Metasurface-Polarisator-Leistung: Numerische Studie zu Degradation und Optimierung